《数字电路期末总复习》由会员分享，可在线阅读，更多相关《数字电路期末总复习（23页珍藏版）》请在金锄头文库上搜索。
1、第1章绪论一、不同数制之间的相互转换1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与八进制、十六进制数的转换二、用BCD码表示十进制数1、8421 BCD码2、余3 BCD码23第2章逻辑函数及其简化表示逻辑函数的方法，归纳起来有：真值表、函数表达式、卡诺图、逻辑图及波形图等几种。一、逻辑代数的基本公式和常用公式1）常量与变量的关系+0与+11与1与02）与普通代数相运算规律a.交换律：+b.结合律：（+）+（+）c.分配律： 3）逻辑函数的特殊规律a.同一律：+=b.摩根定律：，b.关于否定的性质二、逻辑函数的基本规则1、代入规则在任何一个逻辑等式中，如果将等式两边同时出
2、现某一变量的地方，都用一个函数表示，则等式仍然成立，这个规则称为代入规则。例如：可令则上式变成三、逻辑函数的公式化简法1、公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与或表达式。1）合并项法：利用+或,将二项合并为一项，合并时可消去一个变量，例如：2）吸收法 利用公式以及消去多余的积项，根据代入规则可以是任何一个复杂的逻辑式例如：化简函数解：先用摩根定理展开：再用吸收法3）消去法利用，消去多余的因子4)配项法利用公式将某一项乘以（），即乘以1，然后将其拆成几项，再与其它项合并。例如：化简函数解：2、应用举例将下列函数化简成最简的与或表达式1）2)
3、 L=3) L=解：1） = = = =2) L= = = = =3) L=四、逻辑函数的化简卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有个变量，表示卡诺图矩形小方块有个。2.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填1，剩余小方块填0。用卡诺图化简逻辑函数的基本步骤：1.画出给定逻辑函数的卡诺图2.合并逻辑函数的最小项3.选择乘积项，写出最简与或表达式选择乘积项的原则：它们在卡诺图的位置必须包括函数的所有最小项选择的乘积项总数应该最少每个乘积项所包
4、含的因子也应该是最少的合理利用任意项例1. 用卡诺图化简函数解：1.画出给定的卡诺图2.选择乘积项：例2.用卡诺图化简 解：1.画出给定4变量函数的卡诺图2.选择乘积项设到最简与或表达式例3.用卡诺图化简逻辑函数解：1.画出4变量卡诺图2.选择乘积项，设到最简与或表达式第3章集成逻辑门门电路是构成各种复杂集成电路的基础，本章着重理解TTL和CMOS两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。1. TTL与CMOS的电压传输特性开门电平保证输出为额定低电平时所允许的最小输入高电平值在标准输入逻辑时，1.8关门保证输出额定高电平90%的情况下，允许的最大输入低电平值，在标准输入逻辑
5、时，0.8为逻辑0的输入电压典型值0.3为逻辑的输入电压典型值3.0为逻辑的输出电压典型值3.5为逻辑0的输出电压典型值0.3对于TTL：这些临界值为，,低电平噪声容限： 高电平噪声容限：例：74LS00的它的高电平噪声容限31.81.2它的低电平噪声容限0.80.30.52.TTL与COMS关于逻辑0和逻辑1的接法74HC00为CMOS与非门采用+5电源供电，输入端在下面四种接法下都属于逻辑0输入端接地输入端低于1.5的电源输入端接同类与非门的输出电压低于0.1输入端接10电阻到地74LS00为TTL与非门，采用+5电源供电，采用下列4种接法都属于逻辑1输入端悬空输入端接高于2电压输入端接同
6、类与非门的输出高电平3.6输入端接10电阻到地 3、几个概念： 线与直接把两个门的输出连在一起实现与逻辑关系的接法。 第4章组合逻辑电路1.掌握组合逻辑电路的定义、特点。2.掌握组合电路的分析方法和设计方法。3.掌握常用中规模器件及其应用。一、组合逻辑电路的设计方法根据实际需要，设计组合逻辑电路基本步骤如下：1. 逻辑抽象 分析设计要求，确定输入、输出信号及其因果关系 设定变量，即用英文字母表示输入、输出信号 状态赋值，即用0和1表示信号的相关状态 列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。2.化简输入变量少于5个时，用卡诺图输
7、入变量多于5个时，用公式法3.写出逻辑表达式，画出逻辑图在只有原变量输入、而没有反变量输入的条件下，为了获得最佳设计结果，应尽可能地合并乘积项，以减少第2级器件数；同时尽可能减少尾部因子的种类，以减少第1级的器件数。化简得到所需的最简与或式；寻找所有的有用生成项，进行合并；尾部因子变换，尽可能减少尾部因子的种类；两次求反，得到与非-与非表达式；画出逻辑图二、用组合逻辑集成电路构成函数 重点是利用数据选择器实现组合逻辑函数（降维图法）例：用四选一数据选择器实现函数。（10分）4选1数据选择器符号 4选1数据选择器真值表 解：根据表达式卡诺图得到D0=C，D1=C，D2=C， (6分)电路图 (4
8、分)第5章集成触发器一、触发器分类：按触发方式分：电位触发方式、主从触发方式及边沿触发方式按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器二、触发器逻辑功能的表示方法触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。对于第5章表示逻辑功能常用方法有特性表，特性方程及时序图对于第6章上述5种方法基本都用到。三、各种触发器的逻辑符号、功能及特性方程1.基本R-S触发器 逻辑符号 逻辑功能特性方程： 若，则 若，则（约束条件） 若，则 若，则1（不允许出现） 2.钟控RS触发器 （CP1期间有效） 若，则（约束条件） 若，则 若，则 若，则1处于不稳定状态 3.
9、钟控触发器 特性方程(CP=1期间有效)4.钟控J-K触发器&DRDSQQ&JKCP5、主从R-S触发器特性方程(作用后) 约束条件6、主从JK触发器特性方程为：(CP作用后) 逻辑功能若，CP作用后，若，CP作用后，若，CP作用后，(保持)若，CP作用后，(翻转)主从JK-FF克服了钟控电平触发的空翻缺点，但存在一次翻转问题。7. 边沿触发器边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生，边沿触发器分为：上升沿触发和下降沿触发1）边沿触发器 上升沿触发器其特性方程(CP上升沿到来时有效)下降沿触发器其特性方程(CP下降沿到来时有效)2）边沿JK触发器上升沿JK触发器其特性方程 (CP上
10、升沿到来时有效) 下降沿JK触发器其特性方程 (CP下降沿到来时有效)3）触发器上升沿触发器其特性方程(CP上升沿到来时有效)下降沿触发器其特性方程:(CP下降沿到来时有效) 例；根据图示电路及相应的波形图，画出输出端的波形（直接画在图上）。（10分）解； 第6章 时序逻辑电路分析一、时序逻辑电路分类 时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路，时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。二、同步时序电路分析分析步骤：写出触发器的驱动方程（激励函数）； 写出存储电路的状态转移方程、写出输出函数表达式； 列出电路的状态转移表，画出状态转移图； 画出工作波形。例： 分析图示时序逻辑
11、电路，列出状态表、状态图、分析电路逻辑功能并指出该电路能否自启动。74LS194功能表有效状态（4分）SRQ0Q1Q2Q3S1S010 0 0 00 11 1 0 0 00 11 1 1 0 00 111 1 1 0 0 11 1 1 1 11 10 0 1 1 10 10 0 0 1 10 10 0 0 0 10 10 0 0 0 00 1偏离状态（4分）SRQ0Q1Q2Q3S1S000 1 0 10 11 0 0 1 00 10 1 0 0 10 110 1 0 0 0 11 1 0 1 00 10 1 1 0 11 10 0 1 1 10 11 0 1 1 00 10 1 0 1 11
12、10 0 1 1 10 1能够自启动的扭环形计数器。（2分）三、常用时序逻辑电路1、数码寄存器2、移位寄存器移位寄存器由D触发器构成，主要功能有保存数据、构成移位型寄存器、实现串并/并串转换、脉冲节拍延迟、构成计数分频电路等。集成移位寄存器：四位移位寄存器195、四位双向以为寄存器194、8位移位寄存器164、8位双向移位寄存器1983、同步计数器计数器用来对脉冲计数，也可用来作为定时、分频和执行数字运算等。分类：同步、异步；加法、减法；二进制、二十进制。集成同步计数器：四位同步二进制加法计数器161（异步清除）、同步十进制加法计数器160（异步清除）、四位同步二进制加法计数器163（同步清除）等。4、异步计数器四、同步时序电路设计同步时序设计一般按如下步骤进行：1）根据设计要求画出原始状态图或转移表；2）状态化简；3）状态分配；4）选定触发器的类型，求驱动方程、状态转移方程和输出方程；5）根据方程式画
