《无需外接电阻的双输入采样保持放大器》由会员分享，可在线阅读，更多相关《无需外接电阻的双输入采样保持放大器（3页珍藏版）》请在金锄头文库上搜索。
1、无需外接电阻的双输入采样保持放大器有些应用需要对一组模拟电压的采样，至少有两种传统方法可以满足这种 要求。最常见的办法是将一个经典的模拟累加器与一个采样保持放大器级联。 经典的模拟累加器是一个运放加上至少三只精密电阻。这些电阻的值应尽可能 低，以避免影响累加器的带宽。但这些低值电阻会消耗功率。此外，累加器与 采样保持放大器的结构也带来了另一种缺点，当两个输入电压幅度相近而极性 相反时，就会显示出这种缺点。此时，即使输入电压幅度很高，得到的总和也 很低，如果输入电压幅度相等则总和为零。对低电压的采样通常会使输出电压 出现相对较大的误差，因为每个放大器都有一些动态误差，如残留的寄生电荷 传入存储电
2、容。还有一种可能方法，即每通道使用一个放大器，用一个经典的模拟累加器 将它们的输出汇总。虽然这种结构避免了输入电压幅度相似、极性相反会导致 高输出误差的问题，但累加器的精密电阻仍要消耗功率。采用图 1 中的电路结构就可以避免这些问题，它不使用外接电阻。本电路 的工作原理是同时跟踪C2和C1电容上的输入电压VINA和VINB，将相同周期内21INAINB的电容叠加，并将叠加的电压值保存在电容 C3 中。在稳态下，内部跟踪周期内， 内部逻辑信号为高电平有效，将 A1 、B1 与 A2 组成的跟随器使能。因此，以地为 参考的电容C2充电到VINA电压。ic2 Pin2上的电容C1低端通过A2跟随器的
3、输2INA212出临时接地，同时其接到 ic1 Pin 9 的高端充电到 ViNB 电压。 ViNA 与 ViNB 分别是1iNBiNAiNBA 和 B 输入的输入电压。经过一个稳定期以后，当所有内部逻辑控制信号均为低，并且所有受控跟 随器均被禁用， QSB 控制逻辑信号为高。因为使能跟随器 B3， c1 低端的电势从SB310V到VC2(tS)=VINA(ts)o VC2(tS)是电容C2中存储的电压值，然后信号转变到一个 无效低电平。C高端的电势因此而上升到vC2(tS)+VC1(ts)=ViNA(ts)+ViNB(ts),如 图2中下方波形所示。图2中下方的波形表示，电容C1上方节点的V
4、INB电压出1iNB现在跟踪周期内，在“准备就绪”周期内它上升至两个输入电压的总和值。该波形是此图中唯一的模拟波形。采样命令逻辑信号Qs从低至高的有效转换略微滞后于QSB逻辑信号，抑制了输出电压上的毛刺。当QS为高时，在IC2Pin 7上出现SBS2的采样电压viNA（ts）+viNB（ts）通过使能跟随器B2接入并存储在电容C3中，直到INA S NB S23下一个采样指令。跟随器A3作为一个阻抗变换器。双运放IC6用作一个分支延 36迟线，它与一个单或非门和一个双与门结合，从单一的外接逻辑控制信号Q中 得到时序正确的内部逻辑控制信号。忡OTELOCilC； LLLS I* ALLO UUNIKOL SlQiNALbARE THE SME 电 THOSE QF THE TCP WAVEFORM.
