《IC设计基础笔试1》由会员分享，可在线阅读，更多相关《IC设计基础笔试1（14页珍藏版）》请在金锄头文库上搜索。
1、精心整理IC设计根底流程、工艺、幅员、器件 笔试集锦1、我们公司的产品是集成电路，请描述一下你对集成电路的相识，列举一些与集成电路相关的内容如讲清晰模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念。仕兰微面试题目什么是MCU？MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其开展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。MCU的分类MCU按其存储器类型可分为MASK(掩模)R
2、OM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格廉价，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，敏捷性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程实力，适合既要求必须敏捷性，又要求低本钱的应用场合，尤其是功能不断翻新、须要快速量产的电子产品。RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是 CPU核心很简洁就能提升效能且消耗功率低，但程式撰写较为困难；常见
3、的RISC处理器如 Mac的Power PC系列。CISC就是Complex Instruction Set Computing的缩写,中文翻译为困难指令运算集,它只是 CPU分类的一种,好处是CPU所供应能用的指令较多、程式撰写简洁,常见80X86相容的CPU即 是此类。DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区分。2、FPGA和ASIC的概念，他们的区分。未知答案：FPGA是可编程ASIC。ASIC:
4、专用集成电路，它是面对特地用途的电路，特地为一个用户设计和制造的。依据一个用户的特定要求，能以低研制本钱，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造本钱低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区分何在？仕兰微面试题目otp是一次可编程one time programme,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！(4、你知道的集成电路设计的表达方式有哪几种？仕兰微面试题目5、描述你对集成电路设计流
5、程的相识。仕兰微面试题目6、简述FPGA等可编程逻辑器件设计流程。仕兰微面试题目7、IC设计前端到后端的流程和eda工具。未知8、从RTL synthesis到tape out之间的设计flow,并列出其中各步运用的tool.未知9、Asic的design flow。威盛VIA 2003.11.06 上海笔试试题10、写出asic前期设计的流程和相应的工具。威盛11、集成电路前段设计流程，写出相关的工具。扬智电子笔试先介绍下IC开发流程：1. 代码输入design input)用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码语言输入工具：SUMMIT VISUALHDLM
6、ENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2. 电路仿真circuit simulation)将vhd代码进展从前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具：AVANTI HSpice pspice，spectre micro microwave: eesoft : hp3. 逻辑综合synthe
7、sis tools)逻辑综合工具可以将设计思想vhd代码转化成对应必须工艺手段的门级电路；将初级仿真中所没有考虑的门沿gates delay反标到生成的门级网表中,返回电路仿真阶段进展再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？仕兰微面试题目13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线须要哪些根本元素？仕兰微面试题目14、描述你对集成电路工艺的相识。仕兰微面试题目15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？仕兰微面试题目16、请描述一下国内的工艺现状。仕兰微面试题目17、半导体工艺中，掺杂有哪几种方式？仕兰微
8、面试题目18、描述CMOS电路中闩锁效应产生的过程及最终的结果？仕兰微面试题目19、说明latch-up现象和Antenna effect和其预防措施.未知20、什么叫Latchup?科广试题21、什么叫窄沟效应? 科广试题22、什么是NMOS、PMOS、CMOS？什么是增加型、耗尽型？什么是PNP、NPN？他们有什么差别？仕兰微面试题目23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？仕兰微面试题目24、画出CMOS晶体管的CROSS-OVER图应当是纵剖面图，给出全部可能的传输特性和转移特性。Infineon笔试试题25、以interver为例,写出N阱CMO
9、S的process流程,并画出剖面图。科广试题26、Please explain how we describe the resistance in semiconductor. Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.威盛笔试题circuit design-beijing-03.11.0927、说明mos一半工作在什么区。凹凸的题目和面试28、画p-bulk 的nmos截面图。凹凸的题目和面试29、写schematic note？， 越多越好。凹凸的题目和面试30、寄生效
10、应在ic设计中怎样加以克制和利用。未知31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话须要熟识的软件: Cadence,Synopsys, Avant，UNIX当然也要也许会操作。32、unix 吩咐cp -r, rm,uname。扬智电子笔试2、 如何成为IC设计高手？如何提高自己的设计实力？自己的感受是，IC设计不同于一般的板级电子设计，由于流片的投资更大，困难度更高，系统性更强，所以学习起来也有些更有意思的地方。这里就斗胆跳过根本电子学问的方面，单就一些特殊的地方来表达一下个体的感受。首先，作为初学者，
11、须要了解的是IC设计的根本流程。应当做到以下几点：根本清晰系统、前端、后端设计和验证的过程，IC设计同半导体物理、通信或多媒体系统设计之间的关系，了解数字电路、混合信号的根本设计过程，弄清晰ASIC，COT这些根本的行业模式。窃以为这点对于造就爱好，建立自己将来的技术生涯规划是特别重要的。学习根本的设计学问，建议读一下台湾CIC的一些设计教材，很多都是经典的总结。EDA技术的学习：对于IC设计者来说，EDA工具意义重大，透过EDA工具商的推介，能够了解到新的设计理念。国内不少IC设计者，是单纯从EDA的角度被带入IC设计领域的，也有很多的设计者在没有接触到深亚微米工艺的时候，也是通过EDA厂家
12、的推广培训建立根本概念。同时，对一些高难度的设计，识别和选择工具也是特别重要的。 假如你盼望有较高的设计水平，积累经历是一个必需的过程。经历积累的效率是有可能提高的。以下几点可以参考：1、学习借鉴一些经典设计，其中的很多细微环节是使你的设计成为产品时必需留意的。有些可能是为了适应工艺参数的改变，有些可能是为了加速开关过程，有些可能是为了保证系统的稳定性等。通过访真细细视察这些细微环节，既有收益，也会有乐趣。工程组之间，尤其是工程组成员之间经常沟通，可幸免犯同样错误。2、查文献资料是一个好方法。同教师傅一同做工程积累经历也较快。假如有时机参与一些有很好设计背景的人做的培训，最好是互动式的，也会有
13、较好的收获。3、当你初步完成一项设计的时侯，应当做几项检查：了解芯片生产厂的工艺, 器件模型参数的改变,并据此确定进展参数扫描仿真的范围。了解所设计产品的实际运用环境，正确设置系统仿真的输入条件及负载模型。严格执行设计规那么和流程对削减设计错误也很有协助。4、另外，你须要学问的沟通，要重视同前端或系统的沟通，深刻理解设计的约束条件。作为初学者，往往不太清晰系统，除了通过设计文档和会议沟通来理解自己的设计任务标准，同系统和前端的沟通是IC设计必不行少的。所谓设计技巧，都是在明白约束条件的根底上而言的，系统或前端的设计工程师，往往能够给初学者很多指导性的看法。5、重视同后端和加工线的沟通：IC设计
14、的困难度太高，除了借助EDA工具商的主动推介来建立概念之外，IC设计者还应当主动地同设计环节的上下游，如后端设计效劳或加工效劳的工程师，工艺工程师之间进展主动沟通和学习。对于初学者来说，后端加工厂家往往能够为他们带来一些经典的根本理念，一些不能犯的错误等根本戒条。一些好的后端效劳公司，不仅能供应特别严格的Design Kit，还能够给出混合信号设计方面特别有益的指导，协助初学者走好起步之路。加工方面的学问，对于IC设计的产品化更是特别关键。6、重视验证和测试，做一个偏执狂：IC设计的风险比板级电子设计来的更大，因此试验的时机特别珍贵，偏执狂的精神，对IC设计的胜利来说特别关键。除了依靠公司成熟
15、的设计环境，Design Kit和体制的标准来保证胜利之外，对验证的重视和深刻理解，是一个IC设计者能否经受压力和享受胜利特别关键的局部。由于流片的时机相对不多，因此找时机更多地参与和理解测试，对产品胜利和失败的谨慎总结与分析，是一个IC设计者成长的必经之路。同行沟通以及工作环境的重要性：IC设计的困难性和技术的快速开展，使得同行之间的沟通特别关键，多参与一些适合自己水平的探讨组和行业会议，对提高水平也是特别有益的。通过同行之间的沟通，还可以发觉环境对于IC设计水平的重要影响。公司的财力，产品的方向，工程的难度，很大程度上能够影响到一个设计者能够到达的最高水平。辩证地相识自己的技术提高和环境之间的相互关系，将是国内的设计者在必须的阶段会遇到的问题.芯片封装术语1、BGA(ball grid array)球形触点陈设，外表贴装型封装之一。在印刷基板的反面按陈设方式制作出球形凸点用以 代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进展密封。也称为凸 点陈设载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的36
