计算机体系结构知识点汇总

《计算机体系结构知识点汇总》由会员分享，可在线阅读，更多相关《计算机体系结构知识点汇总（19页珍藏版）》请在金锄头文库上搜索。

1、第一章计算机体系结构的根本概念1. 计算机系统结构的经典定义程序员所看到的计算机属性，即 概念性结构与功能特性。计算机组成：指计算机系统结构的逻辑实现。计算机实现：计算机组成的 物理实现2. 计算机系统的多级层次结构：1. 虚拟机：应用语言机器- 高级语言机器- 汇编语言机器- 操作系统机器2. 物理机：传统机器语言机器-微程序机器3. 透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看 又好似不存在的概念称为透明性。4. 编译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序5. 解释：对于高一级机器上的程序中的每一条语句或指令，都转去执行低一级 机器上的一段等效

2、程序。6. 常见的计算机系统结构分类法有两种：Flynn分类法、氏分类法按系统并行度进展分类。Flynn分类法把计算机系统的结构分为 4类： 单指令流单数据流（SISD） 单指令流多数据流（SIMD） 多指令流单数据流（MISD） 多指令流多数据流（MIMD）IS指令流，DS数据流，CS控制流，CU控制部件，PU处理部件， MM SM表示存储器7. 计算机设计的定量原理：1. 大概率事件优先原理分配更多资源，达到更高性能Tjj（加速前）1S 二=2. Amdahl定理：加速比：扯達G -弘八已*代为可改良比 例可改良局部的执行时间/总的执行时间，Se为部件加速比改良前 /改良后3. 程序的局部

3、性原理：时间局部性：程序即将使用的信息很可能是目前使用 的信息。空间局部性：即将用到的信息可能与目前用到的信息在空间上相 邻或相近。4. CPU性能公式：1. 时钟周期时间2. CPI： CPI =执行程序所需的时钟周期数/ ICCPI=3 （UP： x 五）/1尸区（CPU Xjj-13. IC（程序所执行的指令条数）8. 并行性：计算机系统在同一时刻或者同一时间间隔进展多种运算或操作。同时性：两个或两个以上的事件在同一时刻发生。并发性：两个或两个以上的事件在同一时间间隔发生。从处理数据的角度来看，并行性等级从低到高可分为：1. 字串位串：每次只对一个字的一位进展处理。 最根本的串行处理方式

4、，不存在并行性。2字串位并：同时对一个字的全部位进展处理，不同字之间是串行的。 开始出现并行性。3. 字并位串：同时对许多字的同一位称为位片进展处理。具有较高的并行性。4. 全并行：同时对许多字的全部位或局部位进展处理。最咼一级的并行。从执行程序的角度来看，并行性等级从低到高可分为：1. 指令部并行：单条指令中各微操作之间的并行。2. 指令级并行：并行执行两条或两条以上的指令。3. 线程级并行：并行执行两个或两个以上的线程。通常是以一个进程派生的多个线程为调度单位。4. 任务级或过程级并行：并行执行两个或两个以上的过程或任务程序 段以子程序或进程为调度单元。5. 作业或程序级并行：并行执行两个

5、或两个以上的作业或程序。提高并行性的技术途径：引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用 同一套硬件设备的各个局部，以加快硬件周转而赢得速度。引入空间因素，以数量取胜。通过重复设置硬件资源，大幅度地提高 计算机系统的性能。这是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设 备。3. 系列机由同一厂家生产的具有一样系统结构、 但具有不同组成和实现的一系列不同型号 的计算机。7. 存储程序原理的根本点：指令驱动8. 诺依曼结构的主要特点1. 以运算器为中心。2. 在存储器中，指令和数据同等对待。指令和数据一样可以进展运算，即由指令组成的程序是可以修改的。3. 存储器

6、是按地址访问、按顺序线性编址的一维结构，每个单元的位数是固 定的。4. 指令的执行是顺序的5. 指令由操作码和地址码组成。6. 指令和数据均以二进制编码表示，采用二进制运算。9. 软件的可移植性一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上正确地运行。差异只是执行时间的不同。我们称这两台计算机是软件 兼容的。实现可移植性的常用方法：采用系列机、模拟与仿真、统一高级语言 。软件兼容：向上下兼容：按某档机器编制的程序，不加修改就能运行于比它高低 档的机器。向前后兼容：按某个时期投入市场的某种型号机器编制的程序，不加修改 地就能运行于在它之前后投入市场的机器。向后兼容是系

7、列机的根本特征。兼容机：由不同公司厂家生产的具有一样系统结构的计算机。第二章计算机指令集结构1.CPU中用来存储操作数的存储单元的主要类型：堆栈、累加器、通用存放器组2. 通用存放器型 指令集结构 进一步细分为3种类型存放器-存放器型RR型 存放器-存储器型RM型 存储器-存储器型MME主要考虑3个因素：速度、本钱、灵活性对指令集的根本要求：完整性、规整性、高效率、兼容性4. 设计RISC机器遵循的原如此1. 指令条数少而简单。只选取使用频度很高的指令，在此根底上补充一些最有 用的指令。2. 米用简单而又统一的指令格式，并减少寻址方式；指令字长都为32位或64位。3. 指令的执行在单个机器周期

8、完成。（采用流水线机制）4. 只有load和store指令才能访问存储器，其他指令的操作都是在存放器之 间进展。即采用load-store 结构5. 大多数指令都采用硬连逻辑来实现。6. 强调优化编译器的作用，为高级语言程序生成优化的代码。7. 充分利用流水技术来提高性能。5. 指令由两局部组成：操作码、地址码指令集的3种编码格式：变长编码格式、定长编码格式、混合型编码格式第三章流水线技术1. 流水线技术:把一个重复的过程分解为 假如干个子过程，每个子过程由专门的功能部件来实现。把多个处理过程 在时间上错开，依次通过各功能段，这样，每个子过程就可以与其他的子过程 并行进展。流水线中的每个子过程

9、与其功能部件称为流水线的级或段，段与段相互连接形成流水线。流水线的段数称为流水线的深度。丨2. CPU流 水线：1. IF取指令：根据PC值从指令存中读取一条指令，并且设置下一周期的PC值。2. ID解码：根据操作码从指令中提取操作数。3. EX执行：执行指令4. ME存操作5. WB回写：修改存放器illALUbOAD/STOREBRAITHIFKKi眾裔IDEX如计诟軒仆畑wm谀tl農件昭ME无帚PtfEib WHW 日燧It邊PCWB热果0呵畜百雲缁3. 通过时间：第一个任务从进入流水线到流出结果所需的时间。 排空时间：最后一个任务从进入流水线到流出结果所需的时间4. 流水线分类：单功能

10、流水线：只能完成一种固定功能的流水线。多功能流水线：流水线的各段可以进展不同的连接，以实现不同的功能静态流水线：在同一时间，多功能流水线中的各段只能按同一种功能的连接方式工 作。动态流水线：在同一时间，多功能流水线中的各段可以按照不同的方式连接，同时 执行多种功能。线性流水线：流水线的各段串行连接， 没有反应回路。数据通过流水线中的各段时, 每一个段最多只流过一次。非线性流水线：流水线中除了有串行的连接外，还有反应回路。5. 表示方法：1.连接图:2.时空图:Figure 1多功能流水线，可执行乘与加tD1 処;丄一曲仏1J -強;R1111tn1LSFigure 2 静态：加法完成后再进展乘

11、法。动态：不要求加法完成6. 性能指标：1. 吞吐率：在单位时间流水线所完成的任务数量或输出结果的数量TP2. 加速比：完成同样一批任务，不使用流水线所用的时间与使用流水线所用 的时间之比。3. 效率：流水线中的设备实际使用时间与整个运行时间的比值，即流水线设备的利用率。nk n 1 n个任务实际占用的时空区/k个段总的时空区4. 当流水线各段时间相等时，流水线的效率与吞吐率成正比TPnTk Tk=(k+n-1) tE=TPA t5. 流水线的效率是流水线的实际加速比S与它的最大加速比k的比值nkn从时空图上看，效率就是n个任务占用的时空面积和k个段总的时空面之比。7. 流水线相关：1. 数据

12、相关：数据相关具有传递性，反映了数据的流动关系如果两条指令使 用一样的名，但是它们之间并没有数据流动，如此称这两条指令存在名相 关。2. 名相关：反相关：如果指令j写的名与指令i读的名一样，如此称指令i和j发生 了反相关。指令j写的名二指令i读的名 输出相关：如果指令j和指令i写一样的名，如此称指令i和j发生了输 出相关。指令j写的名二指令i写的名3. 控制相关：控制相关是指由分支指令引起的相关8. 流水线冲突：1. 结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。2. 数据冲突：当指令在流水线中重叠执行时，因需要用到前面指令的执行结 果而发生的冲突。3. 控制冲突：流水线遇到分支

13、指令和其他会改变 PC值的指令所引起的冲突。9. 解决流水线冲突:1. 数据冲突有：写后读冲突RAW在i写入之前，j先去读。j读出的容是错误的。对应于数据相关 写后写冲突WAW在i写入之前，j先写。最后写入的结果是i的。错误！对应于输出相关 读后写冲突WAR在i读之前，j先写。i读出的容是错误的！由反相关引起。定向技术：在某条指令产生计算结果之前，其他指令并不真正立即需要该计算结果，如 果能够将该计算结果从其产生的地方直接送到其他指令需要它的地方，那么就可以防止停顿。流水线互锁机制，插入“暂停。作用：检测发现数据冲突，并使流水线停顿，直至冲突消失。依靠编译器解决数据冲突让编译器重新组织指令顺序

14、来消除冲突，这种技术称为指令调度或流水线调度。2 控制冲突有：处理分支指令最简单的方法：“冻结或者“排空流水线。由分支指令引起的延迟称为分支延迟。减少分支延迟的方法：预测分支失败允许分支指令后的指令继续在流水线中流动，就好象什么都没发生似的。 假如确定分支失败，将分支指令看作是一条普通指令，流水线正常流动。假如确定分支成功，流水线就把在分支指令之后取出的所有指令转化为空操 作，并按分支目地重新取指令执行。要保证：分支结果出来之前不会改变处理机的状态， 以便一旦猜错时，处理机 能够回退到原先的状态。预测分支成功假设分支转移成功，并从分支目标地址处取指令执行。起作用的前题：先知道分支目标地址，后知道分支是否成功。前述5段流水线中，这种方法没有任何好处。延迟分支主要思想：从逻辑上“延长分支指令的执行时间。把延迟分支看成是由原来的分 支指令和假如干个延迟槽构成，不管分支是否成功，都要按顺序执行延迟槽中的 指令。分支延迟指令的调度任务：在延迟槽中放入有用的指令。由编译器完成。能否带来好处取决于编译器能否把有用的指令调度到延迟槽中二种调度方法：从前调度、从目标处调度、从失败处调度MIPS假如检测到RAW冲突，流水线互锁机制必须在流水线中插入停顿，并使当前正 处于IF段和ID段的指令不再前进。分支指令的条件测试和分支目标地址计算