《计算机组成原理实验-双端口存储器实验》由会员分享，可在线阅读，更多相关《计算机组成原理实验-双端口存储器实验（14页珍藏版）》请在金锄头文库上搜索。
1、广州学院 Guangzhou College ofSoutfi China University ofledinol&gy计算机组成原理课程实验报告9.4双端口存储器实验姓 名： 曾国江学 号：系 另牡 计算机工程学院班 级： 网络工程1班扌旨导老师：完成时间：评语:得分:一、实验目的(1) 了解双端口静态随机存储器IDT7132的工作特性及使用方法。(2) 了解半导体存储器怎样存储和读出数据。(3) 了解双端口存储器怎样并行读写，产生冲突的情况如何。i数据显示灯 一指令显示灯RAM-BUS#LR/W#T2OER#(GND)双端口存储器(IDT 7132)RRW (Vcc)aanc CEL#j
2、 CER#地址显示地址显示| LDAR#iIAR+1-1 T2 一A7A6A5A4A3A2A1A0AR (74LS163)PC7 PC0PC (74LS163)一LDPC*PC+1 2 T2二、实验电路图。这里使用了一片 IDT7132 (U36)(2048三态门(244) I I 丨 I I I 1fSW7SW0!数据开关图9.6示出了双端口存储器的实验电路X8位)，两个端口的地址输入A8A10引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7DBUS0，右端口的数据部分连接指令总线INS7 INS0。存储器 IDT7132 有 6 个控制引脚：CEL#、LR
3、W、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。CEL#为左 端口选择引脚，低有效。当CEL# =1时，禁止左端口读、写操作；当CEL# =0时，允 许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行 写操作。当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时， 禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读、写操作 的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据 放到指令总
4、线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且 LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当CER#=0且 LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。实验台上 已连接T3到时序发生器的T3输出。实验台上OER#已固定接地，RRW固定接高电平，CER# 由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR 寄存器。存储器的地址由地址寄存器ARI、AR2提供，而AR1和AR2的内容根据数码开关SW0 SW7设置产生，并经三态门SW_BUS发送到数据总线时被AR1或AR2
5、接收，三态门的控 制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源：运算器ALU，寄存器堆 RF，控制台开关SWOSW7,双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻， 都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者 没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察, 请令 RS_BUS# = 1, ALU_BUS = 0, IAR_BUS# = 1 AR1 的控制信号是 LDAR1 和 AR1_INC。 当LDAR1 = 1时，AR1从DBUS接收地址；当AR1_INC =1时，使AR1中的存储
6、器地址增加 1；在T4的上升沿，产生新的地址；LDAR1和AR1_INC两者不可同时为1。AR2的控制 信号是LDAR2和M3。当M3 =1时，AR2从数据总线DBUS接收数据；当M3=0时，AR2 以PC总线PC0PC7作为数据来源。当LDAR2=1时，在T2的下降沿，将新的PC值打入 AR2。三、实验设备(1) TEC- 4计算机组成原理实验系统1台(2) 双踪示波器一台(3) 逻辑测试笔一支四、实验任务（1）按图7所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电 源。（2）将数码开关SWOSW7 （SWO是最低位）设置为00H，将此数据作为地址置入AR1； 然后重新设置
7、二进制开关控制，将数码开关SWOSW7上的数00H写入RAM第0号单元。 依此方法，在存储器10H单元写入数据10H，20H单元写入20H，30H单元写入30H, 40H 号单元写入40H。共存入5个数据。（3）使用双端口存储器的左端口，依次读出存储器第OOH、10H、20H、30H、40H单元中 的内容，观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意：总 线上禁止两个以上部件同时向总线输出数据。当存储器进行读出操作时，必须关闭 SW_BUS三态门！而当向AR1送入地址时，双端口存储器不能被选中。（4）通过双端口存储器右端口（指令端口），依次把存储器第OOH、10H、20H、
8、30H、40H 单元中的内容置入指令寄存器IR，观察结果是否与（2）相同，并记录数据。（5）双端口存储器的并行读写和访问冲突测试。置CEL#=O且CER= 1,使存储器左、右端口同时被选中。当AR1和AR2的地址不相同时， 没有访问冲突；地址相同时，由于都是读出操作，也不冲突。如果左、右端口地址相同 且一个进行读操作、另一个进行写操作，则发生冲突。要检测冲突，可以用示波器测试 BUSYL和BUSYR插孔（分别是两个端口的“忙”信号输出）。BUSY为0时不一定发生冲 突，但发生冲突时，BUSY 一定为0。当某一个端口（无论是左端口还是右端口）的BUSY =0时，对该端口的写操作被IDT7132忽
9、略掉。五、实验要求（1）做好实验预习，掌握IDT7132双端口存储器的功能特性和使用方法。（2）写出实验报告，内容：1、实验目的2、实验任务的数据表格，检测结果。3、可讨论的其他问题。六、实验步骤和实验结果实验步骤（一）一将数据存储到双端口存储器的左端口中将数据输入到双端口存储器的连线和控制开关的设置如下：选中一个AR地址的操作步骤：拨动SW7-SW0开关，设置AR的第一个地址00H,连线和数据开关设置如下所示:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平001010SW7SW6SW5SW4SW3SW2SW1SW0000000
10、00打开电源开关，按下QD按钮将数据输入到指定AR地址的步骤:将数据00H写到AR的地址00H中，控制银角的连线如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平100010拨动SW7-SW0开关，设置输入的数据00H,如下所示:SW7SW6SW5SW4SW3SW2SW1SW000000000按下QD按钮，数据00H输入到了地址00HDBUS 观察情况： 0000 0000同理，将数据10H、20H、30H、40H按实验步骤（一）分别存储到地址为10H、20H、30H、40H 中，它们的 DBUS 观察情况分别为：0001 0
11、000、0010 0000、0011 0000、01000000实验步骤（二）一从双端口存储器的左端口中读取数据1、选择要读取的数据所在的地址，拨动数据通路开关：数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100 选取00H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000000000按动QD在00H地址中进行数据的读操作，拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS 显
12、示情况：0000 00002、选择要读取的数据所在的地址，拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100 选取10H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000010000按动QD在10H地址中进行数据的读操作，拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS 显示情况：0001 00003、选择要读取的数据所在的地址，拨动数据通路开关:数据通路L
13、DAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100 选取20H地址，开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000100000按动QD在20H地址中进行数据的读操作，拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS 显示情况：0010 00004、选择要读取的数据所在的地址，拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100 选取30H地址，开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000110000按动QD在30H地址中进行数据的读操作，拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS 显示情况：
