《电子计时器53610.doc》由会员分享，可在线阅读，更多相关《电子计时器53610.doc（10页珍藏版）》请在金锄头文库上搜索。
1、秒表计时器设计要求：1 显示分辨率为1s100，外接系统时钟频率为100KHz。2 计时最长时间为1h，六位显示器，显示时间最长为59m59.99s。3系统设置启停键和复位键。复位键用来消零，做好计时准备、启停键是控制秒表起停的功能键。前言秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为1h，六位显示器，显示时间最长为59m59.99s；系统设置启停键和复位键。复位键用来消
2、零，做好计时准备、启停键是控制秒表起停的功能键。针对上述设计要求，我查阅不少书籍，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的protues仿真软件，在课程设计过程的电路图设计与电路的仿真方面 帮助我们发现了设计电路方面的不足与错误之处。工作安排方面：首先在课程设计的要求下设计出了数字式秒表的整体电路框图。其次对每个单元电路进行设计分析，对其工作原理进行介绍，最后使用protues软件画出单元电路，并在可能情况下对其进行仿真实验。完成了单元电路设计分析之后，进行总电路的拼接与调试，最后对总电路图进行分析，写出结论。完成总电路的设计与分析之后，对资料与设计电路进行整理、
3、排版，完成课程设计报告。关键字：555定时器 十进制计数器 六进制计数器 多谐振荡器总体设计：译码显示六进制计数器十进制计数器六进制计数器十进制计数器十进制计数器十进制计数器脉冲源分十位 分个位 秒十位 秒个位 0.1s 0.01s 启动停止电路与非清零如图所示，该电路需要2个六进制和4个十进制的加计数器，一个555定时器组成的多谐振荡器，单刀双掷接地接电源开关启动停止电路。由555多谐振荡器产生100Hz的时钟脉冲作为脉冲源（即0.01s为周期），通过与启动停止电路的输出与非后作为信号源输入至第一个十进制计数器即0.01s位的计数器。然后进位至0.1s位的十进制加计数器，以此类推逐个进位。以
4、此实现显示分辨率为1s100，计时最长时间为1h，六位显示器，显示时间最长为59m59.99s，最后通过6个译码显示LED数码管输出。时钟脉冲发生和控制信号由集成电路定时器555与RC组成的多谐振荡器产生矩形脉冲：暂稳状态的脉冲宽度tp1，即uc从(1/3)Ucc充电上升到(2/3)Ucc所需的时间：tp1（R1R2）Cln20.7（R1R2）C脉冲宽度tp2，即uc从(2/3)Ucc放电下降到(1/3)Ucc所需的时间：tp2R2Cln20.7R2C振荡周期： T=tp1+tp20.7(R12R2)C因为打算做成品，我搜刮实验室的元器件，挑出最合适的。做成品后，怕出现误差，个人把R2变成电位
5、器，使之可以调节。因此，令R1=2K，C=1000nf，为使输出频率为100Hz即T=0.01s，则可求出R2=6.23K（可调节）。得下图从3脚(OUT)输出100Hz的脉冲信号图中一格等于2ms，T = 2*5 = 10ms = 0.01s 满足条件。设计十进制加法计数器使用74LS90芯片实现十进制加法计数器：74LS90 是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下： (1)计
6、数脉冲从CP1输入，QA作为输出端，为二进制计数器。 (2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 (3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端， 则构成异步8421码十进制加法计数器。 (4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端， 则构成异步5421码十进制加法计数器。 (5)清零、置9功能。 a) 异步清零 当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA0000。 b) 置9功能 当S9(1)、S9(2)均为“1”；R0
7、(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA1001。在这里我们用到的是将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，构成的异步8421码十进制加法计数器。如下图同理，设计六进制：启动与停止电路 当开关接低电平即接地时，通过与时钟脉冲与非，使计时器处于暂停状态；当开关接高电平即VCC时，通过与时钟脉冲与非，使计时器处于启动状态。因此这个开关为“启动/暂停”按键。清零电路设计当开关接高电平时，所有计数器清零；当开关接低电平时，所有计数器正常工作。电路完整工作过程描述（总体工作原理） 电路通过555多谐振荡器产生的100Hz时钟脉冲与启动与暂停电路
8、与非后输入到第一个计数器即0.01s位的74LS90十进制计数器使其进行频率为100Hz的十进制加法运算。并进位至下一位0.1s位的十进制加法计数器，频率缩减为10Hz。以此类推依次进位至最高位，并以6个LED数码管将计数器输出的信号显示出来。当“启动/停止”开关处于低电平时计数器处于保持状态，即暂停；当开关处于高电平时，计数器继续正常工作。而清零开关为高电平时，所有计数器清零；处于低电平时所有计数器可正常工作。心得与体会通过这次对数字式秒表的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字秒表的原理与设计理念。在此次的数字秒表设计过程中，我更进一步地熟悉了芯片的结构、管脚图、功能表及掌握了各芯片的工作原理和其具体的使用方法。而且这些知识是对我们大学生来说十分宝贵的实践经验，是无法在课堂上获得的，是现今社会最重视的同时也是我们最需要提高的部分。附录：总仿真图:555定时器的连接0.01s（左）和0.1s（右）1s（左）和10s（右）1min（左）和10min（右）元器件清单555一枚电阻：2k、5k 各一电容：10nf、一枚单刀双掷开关 一枚开关一枚74ls90 6枚74ls48 6枚数码管（共阴） 6枚与门芯片一枚（Y=AB）或门芯片一枚（Y=A+B）
