《FE2.1中文资料.doc》由会员分享，可在线阅读，更多相关《FE2.1中文资料.doc（15页珍藏版）》请在金锄头文库上搜索。
1、FE2.1高速七端口USB2.0集线器控制芯片一引言FE2.1芯片是高度集成，高品质，高性能，低能耗，总体花费低的高速七端口USB2.0集线器解决方案。FE2.1适应多样任务译码器(MMT)风格，借此达到最大的数据输出。六个（而不是两个）非周期数据处理缓冲器被用来将潜在的传输干扰降至最低。整个设计基于状态机控制原理,降低了相应延迟时间。该芯片中没有使用微控制器。 为了保证高品质，整个芯片覆盖测试扫描链包括高速模块（频率480MHz），所以在运行前可以检测所有逻辑组件。芯片拥有特殊的自检建立模式，可以在封装和测试阶段测试高速、全速和低速模拟前端结束（AFE）元件。通过使用0.18微米制造工艺和全
2、面电源/时钟控制机制实现低功耗。若无必要，芯片的大部分不会被锁住。特点：n 低功耗:七个下行端口全部在高速模式工作时电流为155mA，一个下行端口工作在高速模式下电流为66mA， 完全符合通用串行总线规范修订版2.0（USB2.0）:上传端口支持高速度（480MHz信）和全速（12MHZ）模式;7下行端口支持高速（480MHz信），全速（12MHz）和低速（1.5MHz）模式;。集成USB2.0收发器；集成上传1.5K上拉电阻、下行1.5K下拉电阻和串行电阻；集成5V转3.3V和1.8V的电压调节器；集成上电复位电路集成12MHz的振荡器与反馈电阻和晶体负载电容;集成12MHz转480MHz锁
3、相回路；多种任务译码器 一个任务译码器负责一个下行端口； 单任务译码器采用备用接口0，多任务译码器用备用接口1；每个任务译码器可以处理64个开始分散任务、32个完全分散任务和6个无周期任务；只支持自供电模式主板配置选项 成组或单独的电源控制模式选项；全局、多模块或单模块过流保护选项；配置可拆卸或不可拆卸下行设备；选择下行端口数目；电可擦可编程只读存储器配置选项 供应商ID、产品ID和设备发行数量；可拆卸或不可拆卸下行设备配置；编号；下行端口数目：综合状态指标支持标准下行端口状态指示灯（每个下行端口有绿色和琥珀色LED控制指示灯）；集线器工作/暂停状态LED指示灯；支持微软Windows98SE
4、/ME,2000,XP和Vista操作系统；支持Mac OS 8.6及以上操作系统；支持Linux 内核2.4.20及以上系统；封装:64针脚LQFP（大小：1010mm）48针脚LQFP (大小: 77mm )框图封装类型64针脚LQFP（面积大小：1010mm） 64针脚封装引脚分配图封装类型48针脚LQFP 48针脚封装引脚分配图引脚说明表格引脚名称64真假LQFPPin#48针脚LQFPPin#类型 功能备注LED5148O第5个下行端口状态的LED控制DRV21O 所有LED驱动控制TESTTJ32IO-PU硬件重启期间检测所选模式是否用，低电平有效。若不能，通过串行数据/地址询问外
5、部串行EEPR-OMLED143O/IO-PU第1个下行端口状态的LED控制，SCL外部串行EEPROM的串行时钟引脚；4LED254O/I-PU第2个下行端口状态的LED控制，不可拆卸设备配置位为0；3LED365O/I-PU第3个下行端口状态的LED控制，不可拆卸设备设备配置位为1；3VD187,366,28P1.8V电源输入LED487O/I-PU第4个下行端口状态的LED控制，不可拆卸设备配置位为23VDD598P5V电源输入，为集成5V转3.3V电压调节器供电VD33_O109P5V转3.3V电压调节器的3.3V电压输出，需接10F的去耦电容VSS11,19，25,37，43,49P
6、接地PWRJ312OD第3个下行端口的供电使能控制，低电平有效OVCJ313I-PU第3个下行端口的过流检测，低电平有效1PWRJ414OD第4个下行端口的供电使能控制，低电平有效OVCJ415I-PU第4个下行端口的供电使能控制，低电平有效1VD3316,22，28,34，40,46,5615,20，26,31，36,42P3.3V电源输入DM41711UTD第4个下行端口的D-针脚DP41812UTD第4个下行端口的D+针脚DM32013UTD第3个下行端口的D-针脚DP32114UTD第3个下行端口的D+针脚DM22316UTD第2个下行端口的D-针脚DP22417UTD第2个下行端口的
7、D+针脚DM12618UTD第1个下行端口的D-针脚DP12719UTD第1个下行端口的D+针脚VD_PLL2921PPPL的1.8V供电XIN3022OSC12MHz晶体振荡器输入XOUT3123OSC12MHz晶体振荡器输出VS_PLL3224PPLL接地VD18_O3325P3.3V转1.8V电压调节器1.8V电压输出，需接10F的去耦电容REXT3527A连接一个2.7K（1）电阻到VSS,提供内部偏置参考DMU3829UTU上传端口D-针脚DPU3930UTU上传端口D+针脚DM54132UTD第5个下行端口的D-针脚DP54233UTD第5个下行端口的D+针脚DM64434UTD第
8、6个下行端口的D-针脚DP64535UTD第6个下行端口的D+针脚DM74737UTD第7个下行端口的D-针脚DP74838UTD第7个下行端口的D+针脚XRSTJ5040I可选源芯片复位信号，外部复位，低电平有效，最低脉冲宽度10 s.VBU5M5141I上行端口的VBUS监视器PWRJ752OD/I-PU第7个下行端口的电源使能控制，低低电平有效，功率控制模式配置位为12OVCJ753I-PU第7个下行端口的过流检测，低电平有效1PWRJ654OD/I-PU第6个下行端口的电源使能控制，低低电平有效，功率控制模式配置位为12OVCJ655I-PU第6个下行端口的过流检测，低电平有效1PWR
9、J557OD第5 个下行端口的电源使能控制，低低电平有效OVCJ55843I-PU第5个下行端口的过流检测，低电平有效1PWRJ15944OD第1个下行端口的电源使能控制，低低电平有效OVCJ16045I第1个下行端口的过流检测，低电平有效1,3PWRJ261OD第2个下行端口的电源使能控制，低低电平有效OVCJ262I-PU第2个下行端口的过流检测，低电平有效1LED76346O/I-PU第7个下行端口状态的LED控制，低电平有效，端口配置位为03LED66447O/I-PU第6个下行端口状态的LED控制，低电平有效，端口配置位为13备注：1. OVCJ7:2针脚配有可选择的内部上拉电阻。当
10、某个OVCJ针脚不需要配置为过流保护模式时，它内部的上拉电阻会被应用，在电路板上作为无关针脚。否则，当某个OVCJ引脚配置为过流保护模式时，它的内部上拉电阻将被移除，这样它可以用来监视从外部应用的3.3V或5V输入电路。2. 在上电时，PWRJ7:6针脚被用作带上拉电阻的输入针脚。一旦过了上电时期，它们被配置位漏极开路输出。3. 在上电时，LED4:2针脚和LED7:6针脚被用作带上拉电阻的输入。一旦过了上电时期，它们将被配置为COMS输出。4. 在上电时，LED1针脚用作COMS三态I/O针脚，同外部EEPROM一起工作组成串行时钟。过了上电时期，它被用作COMS输出。类型缩写I： 施密特触
11、发器输入，5V容错I-PU:具有可控内部上拉电阻的输入，当上拉电阻不可用时5V容错。IO-PU:CMOS三态输出，兼有输入功能和内部上拉电阻OD：漏极开环输出O:COMS输出A:模拟I/OP:电源/接地OSC:带内置偏置电阻和负载电容的晶体振荡器，UTU:USB高速和全速收发器UTD:USB高速，全速和低速收发器配置选项FE2.1是一个设计高度灵活的芯片，通过简单的方式配置就可以满足多种多样的实施要求。FE2.1的功能可以通过电路板设计选项或外部EEPROM的内容来配置。LED指示灯，下行端口数目和非移动设备根据USB2.0规范，每个下行端口的状态通过两个指示灯来指示一个绿色LED和一个琥珀色
12、LED.FE2.1支持DRV定义的全部功能和LED7:1针脚。图4显示了如何将这些端口连接状态指示灯，与外部EEPROM和有源集线器的指示灯（红色LED）。当集线器被主机连接时，可选集线器活动指示灯打开，集线器挂机、断电或与主机断开连接时指示灯关闭。这十五个LED指示灯可以移除而不影响集线器的正常功能。该LED7:1针脚也可以用来确定可拆卸下行端口和不可拆除下行设备的数目。芯片复位时，这些选项选择会被重新采样和加载。如果一个备用的配置是确定的，则相应的针脚应接地，如下表中的“正常”所示。否则，通常如下表所示，他们要么悬空要么连接LED指示灯，如图4.可用下行端口LED7LED64，3,2,1接地接地5，4,3,2,1正常接地6,5,4,3,2,1接地正常7,6,5,4,3,2,1正常正常通过尝试LED7:6针脚接地设置下行端口的数目会改变集线器的bNbrPorts场（3字节），这是对主机GetHubDescriptor的响应。不可拆除下行端口LED4LED3LED2无正常正常正常2正常正常接地3,2正常接地正常3,2,1正常接地接地4,3,2,
