《数字钟电子课程设计数字时钟.doc》由会员分享，可在线阅读，更多相关《数字钟电子课程设计数字时钟.doc（18页珍藏版）》请在金锄头文库上搜索。
1、数字时钟课程设计报告 姓名： 学号： 班级： 专业： 评阅老师： 评分： 评语： 目 录 引言（3）一. 设计意义和要求（4） 1.1设计意义（4） 1.2设计目的（4） 1.3设计要求（4）二. 方案设计（5） 2.1设计思路（5） 2.2 方案设计 （5）三. 单元电路设计（8） 3.1秒脉冲电路（8） 3.2 计时电路 （8） 3.3 译码和显示电路（13） 3.4调时调分控制电路（13） 3.5整点报时电路 （14） 3.6 清零控制电路（15）四. 调试与检测（16）五. 总结与体会（17）六. 元件清单（18）七. 参考文献（19）引言所谓数字钟，是指利用电子电路构成的计时器。相对
2、机械钟而言，数字钟能实现准确计时，并显示时，分，秒，而且可以方便，准确的对时间进行调节。在此基础上，还可以实现整点报时的功能。因此，数字钟的应用十分广泛。我们要通过这次的课程设计掌握数字钟的原理，学会设计简单的数字时钟。设计过程采用系统设计的方法，先分析任务，得到系统和要求，然后进行总体设计，划分子系统，然后进行详细设计，确定各个功能子系统中的内部电路，最后按照原理图构成实物，进行调试和改进。一 设计意义及要求 1.1设计意义 (1). 了解数字钟的原理和功能 (2)学会使用555定时器构成脉冲发生器 (3)了解和掌握计数器，译码器和显示器的工作原理和使用方法 (4). 进一步学习与掌握各种组
3、合逻辑电路与时序电路的原理与使用方法，学会利用数字电路实现数字钟的功能1.2设计目的 (1). 使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合 分析问题、解决问题的能力； (2). 使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力； (3). 熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。1.3设计要求 (1). 设计一个准确计时，以数字显示时，分，秒并能校正的时钟。 (2). 小时的计时要求为“12翻1”，分和秒要求为60进制进位。 (3). 扩展功能：具有整点报时功能。 （4）定时控制。 (5). 仿广播电台报整点时数。二、方案
4、设计2.1 设计思路 利用555定时器构成多谐振荡器，调整其电阻和电容大小，使其输出信号频率为1kHz，通过三个十进制74160N分频即构成了秒脉冲发生器。用两片74LS160N级联构成60进制计数器，用来计“秒”，其CP输入为秒脉冲；另两片74LS160N级联构成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS160N级联构成24进制计数器，用来计“时”，其CP输入为“分”变0时产生的一个下降沿信号。这样六片74LS160N实现了数字钟的计时功能。它们的输出用六片译码显示的数码管显示。对“时”，“分”的调节采用将原来使他们计时加“1” 的信号切换
5、为可控脉冲信号的方法。报时电路由555定时器构成的多谐振荡器，三极管和蜂鸣器组成，这样蜂鸣器输出的音频信号有高低变化。报时电路的驱动信号要在报时时间段内使振荡器工作。我还设计了数字钟的“秒”清零功能，只要使“秒”所对应的74LS160N各自的清零端信号为高电平即可。2.2 方案设计根据数字钟的设计思路，可以将它分为六个单元电路：秒脉冲电路，计时电路，译码电路，显示电路，调时调分控制电路，整点报时电路，清零控制电路。它们之间的连接关系见原理方框图，如图1所示：整点报时电路清零控制电路调时调分控制电路秒脉冲电路显示电路计时电路图 1. 数字电路原理框图 由原理方框图可以看出，在整个数字钟电路中，计
6、时电路是主体。它不仅是显示电路的基础，还要与调时调分控制电路，整点报时电路，清零控制电路配合来实现相应的功能。而数字钟的准确性则依赖于由多谐振荡器构成的秒脉冲源的准确性，在连接实物时要将其输出信号的频率控制为1KHz。由设计思路和原理方框图得图 图2. 数字时钟整体图三、单元电路设计3.1秒脉冲电路 如图3，由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Dc放电，使电路产生振荡。电容C在2/3Vcc和1/3Vcc之间充电和放电，从而在输出端得到一系列的矩形
7、波，对应的波形如图4所示。图3. 555构成多谐振荡器 图4. 多谐振荡器的波形图输出信号的时间参数是： T= tw1+tw2 ，tw1=0.7（R1+R2）C，tw2=0.7R2C 。其中，tw1为VC由1/3Vcc上升到2/3Vcc所需的时间，tw2为电容C放电所需的间。555电路要求R1与R2均应不小于1K，但两者之和应不大于3.3M。外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即获得较高精度的振荡频率和具有较强的功率输出能力。因此，这种形式的多谐振荡器很广。现在要用多谐振荡器产生频率为1Hz的脉冲信号，由上面的三个表达式可得T=0.7（R1+2R2）C.若选择R
8、1=108K R2=100K，C=10nF可求得T约为1mS，则输出信号频率约为1KHz。选择此参数的多谐振荡器可作为脉冲通过三个74LS90进行十进制分频即可得到秒脉冲，如图5所示。3.2 计时电路 计时电路主要由异步计数器74LS160N组成。74LS160N为中规模TTL集成计数器十分频功能，。其引脚排列图和功能表如图6和表1所示。图6中MS1，MS2为置9端，它们都接高电平时置数有效；M01，M02为清零端，它们都接高电平时清零有效；CLK0端接Q0端，CK1端接脉冲信号，Q3，Q2，Q1，Q0作为输出时为10进制计数器。制作数字钟时单片74LS160N都要采用这种接法。图5. 秒脉冲
9、发生器 图6. 74LS160N的引脚排列图 CLKRDLDEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数表1. 74LS160N的功能表计时电路可分为“时”,“分”，“秒”三部分计时。以“秒”计时为例，它要求两片74LS160N构成60进制计数器，计数从0开始，到59后秒脉冲来时计数又变为0，如此循环。而且在“秒”由59变为0时要产生“进位信号”，使“分”的计时加1.首先将计“秒”的十位和个位的芯片分别编号为2，1.片1的CLK端接秒脉冲，它的RCO端在它计数从9变为0时由“1”变为“0”，把它接到片2的CLK端作为进位信号。采用两片74LS00N
10、将片2的Q2，Q1端接到片2的清零端，当计数为“60”时，片2计数为“6”，它的Q2，Q1端都为“1”，则两片芯片的清零端都有效，计数清零。因为74LS160N是异步清零，故数码管上不会显示“60”，而是显示由“59”变为0.“秒”计时电路图如图7所示。图7. 秒计时电路利用相同的原理再做一个60进制计数器计“分”，考虑到“秒”计时清零时片2的RCO端由“1”变为“0”，这一下降沿信号可作为进位信号接到“分”计时的个位计数芯片的CLK端，当“秒”计时清零时“分”计时加1.类似的做一个24进制计数器计“时”，将它的十位计数芯片的Q1端和个位计数芯片的Q2端接到两个芯片的清零端，并将“分”计时的十
11、位计数芯片的U13A端作为进位信号接到“时”计数的个位计数芯片的CK1端，这样“分”计时清零时“时”计数加1.根据上述原理可得到计时电路，如图8所示。 图8. 计时电路图 3.3 译码和显示电路我所采用的译码和显示器件为DCD_EX_BLUE。此器件为译码和显示一体器件。此处只需按照相应的引脚连接即可。3.4调时调分控制电路调时调分的原理是将“时”“分”计时电路原来所接的进位信号切换为单脉冲，各通过一个单刀双掷开关实现信号切换。单脉冲由一个带弹簧的开关模拟，把它接在与电源相连的线路中，当开关按下去时线路连通为高电平，弹起时线路断开为低电平，开关一次按下和弹起就是一个下降沿脉冲，可以使计时器计数
12、加1，这样可以通过这个开关调时和调分。电路图如 所示 ： 图9. 校时校分电路3.5整点报时电路 整点报时电路如图10所示。它由一个多谐振荡器，一个NPN型三极管和一个扬声器组成，当振荡器工作时，三极管驱动扬声器发出震荡音频。但是这个振荡器的4脚和VCC之间接了一个上拉电阻，那么4脚处就不一定是高电平，当它为低电平时振荡器不工作，只有当它为高电平时振荡器才工作，那么只要找到合适的信号接到4脚，当需要报时此信号为高电平，其他时间为低电平，就可以实现报时功能。我想把报时功能设置成整点前十秒蜂鸣器开始鸣叫，十秒后停止鸣叫即为整点。注意到某点59分50秒后的十秒钟内，“5”“9”“5”对应的8421BCD码为0101 1001 0101，将3块芯片上对应的输出为“1”的输出端相与输出为高电平，把它接到振荡器4脚上，在整点前十秒蜂鸣器会报时。在其它时间这六个输出端不可能同时为“1”，即他们相与的输出为低电平，振荡器不会工作，不会报时。如此可以实现整点报时功能。
