《自动转换量程频率计控制器.doc》由会员分享，可在线阅读，更多相关《自动转换量程频率计控制器.doc（57页珍藏版）》请在金锄头文库上搜索。
1、江 西 科 技 师 范 学 院毕业设计（论文）题 目： 自动转换量程频率计控制器设计系 院： 通信与电子学院专 业： 电子信息工程学生姓名： 陈 浩学 号： 20061628指导老师： 陈 亮 亮封面格式不对，封面格式电子档已放入群共享量程自动转换的数字式频率计的设计数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码管显示出来。根据数字频率计的基本原理，本文设计方案的基本思想是分为四个模块来实现其
2、功能，即整个数字频率计系统分为分频模块、计数并自动换挡模块、锁存器模块和译码器模块，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。本设计方案还要求，被测输入信号的频率范围自动切换量程，控制小数点显示位置，并以十进制形式显示。整个频率计设计在一块CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。频率计的测频范围：010MHz。该设计方案通过了Max+plus软件仿真、硬件调试和软硬件综合测试。关键词：数字频率计;电子设计自动化;CPLD;格式不对，而且你怎么会用到CPLD？目 录第一章 引 言11.1 研究背景11.2 频率计的发展情况3第
3、二章 设计所用工具与环境介绍42.1 BTYG-EDA实验开发系统简介42.1.1 系统特点42.1.2 系统资源介绍42.2 CPLD简介52.2.1 CPLD器件结构简介52.2.2 典型CPLD器件简述82.2.3 CPLD在新技术中的应用112.3 VHDL语言简介122.3.1 VHDL的发展情况与特点122.3.2 VHDL语言结构14第三章 频率计的设计方案183.1 传统方法183.2 现代方法183.2.1 自顶向下的设计方法183.2.2 与传统的设计方法相比EDA的特点193.3 本设计的方法21第四章 数字频率计的设计234.1 频率计的设计要求与原理234.1.1 设
4、计要求234.1.2 频率测量方法及原理234.2 频率计的硬件设计254.2.1 电子设计的发展情况254.3 频率计的软件设计及其仿真264.3.1 软件设计的实现264.3.2 功能模块的实现274.3.3 各模块基于VHDL的设计与仿真284.4 下载验证374.4.1 管脚分配374.4.2 硬件调试394.4.3 软件调试404.4.4 数据下载与验证40第五章 实验测试与误差分析435.1 实验测试的方法435.2 系统的验证435.3 频率测量精度分析445.4 测量误差分析45总结语47参考文献48Abstract49附录50第一章 引 言1.1 研究背景近年来信息技术、电子
5、技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的大大提高。前几年的数字频率计一般由分离元件搭接而成，其测量范围、测量精度和测量速度都受到很大的限制。虽然单片机的发展与应用改善了这一缺陷，但由于单片机本身也受到工作频率及内部计数器位数等因素的限制，所以无法在此领域取得突破性的进展。随着新型可编程逻辑器件FPGA/CPLD技术的发展，能够将大量的逻辑功能集成在单个器件中，FPGA/CPLD根据不同的需要所提供的门数可以从几十万到上百万门，从根本上解决了单片机的先天性不足。本课题所设计的量程自动转换的数字频率计不但集成度远远超过了
6、以往的数字频率计，而且在基准频率等外部条件的允许下，可以根据不同场合的精度要求，对硬件描述语言进行一定的改动，使系统在精度提高的同时，而不增加系统硬件，从而降低系统的整体造价。随着EDA技术的发展，现代频率计的设计多采用基于FPGA/CPLD芯片的方法来实现频率计的设计，即通过VHDL(Very High Speed Integrated Circuit Hardware Description Language)硬件描述语言的设计，用FPGA/CPLD来实现。现代电子设计技术的核心是EDA(Electronic DesignAutomation)技术。就是依赖功能强大的计算机，使设计者的工作
7、仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。FPGA/CPLD即现场可编程逻辑器件是由存放在片内RAM中的程序来设置其工作状态的，因此工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA/CPLD芯片将EPROM中数据读入片内编程RAM中，培植完成后，FPGA/CPLD进入工作状态。掉电后，FPGA/CPLD恢复成白片，内部逻辑关系消失，因此FPGA能够反复使用。FPG/CPLD A的编程无须专用的FPGA/CPLD编程器，只需使用通用的EPROM、PROM编程器即可。当需要修改FPGA/CPLD功能时，只需换一
8、片EPROM即可。这样，同一片FPGA/CPLD，不同的编程数据，可以产生不同的电路功能。因此，FPGA/CPLD的使用非常灵活。同时EDA开发工具的通用性、设计语言（本设计为VHDL）的标准化以及设计过程几乎与所用器件的硬件结构无关，所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，可以在很短的时间内完成十分复杂的系统设计EDA（电子设计自动化）技术就是以计算机为工具，在EDA软件平台上，对硬件语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、逻辑化简、逻辑综合及优化、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作（文本选用的开发工具为Altera公司
9、的Max+plusII）。EDA的仿真测试技术只需要通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，大大提高了大规模系统电子设计的自动化程度。设计者的工作仅限于利用软件方式，即利用硬件描述语言（如VHDL）来完成对系统硬件功能的描述。VHDL语言（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已成为IEEE（The Institute of Electrical and El
10、ectronics Engineers）的一种工业标准硬件描述语言，相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（Library-based）的设计特点，因此设计者可以不必了解硬件结构设计，从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件去，从而实现可编程的专用集成电路（ASIC）的设计。1.2 频率计的发展情况频率测量是电子测量中最为基本的测量之一。由
11、于频率信号抗干扰能力强，易于传输，因此可以获得较高的测量精度。随着数字电子技术的发展，频率测量成为一项越来越普及的工作，测频原理和测频方法的研究正受到越来越多的关注。在电子工程、源勘探、仪表等相关应用中，率计是工程技术人员必不可少的测量工具。不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。目前,市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲。为适应实际工作的需要，本文在简述频率测量的基本原理和方法的基础上，提供一种基于FPGA/CPLD的数字频率计的设计和实现过程，本方案不但切实可行，而且具有成本低廉、小巧轻便、便于携带等特点。数字频率计是一种基本的测量仪
12、器，是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。因此，它被广泛应用与航天、电子、测控等领域。它是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生较大的延时，造成测量误差、可靠性差。随着可编程逻辑器件（CPLD）的广泛应用，以EDA工具为开发平台，运用VHDL语言，将使系统大大简化，提高整体的性能和可靠性。1.用单元电路或单片机技术设计的频率计电路复杂、稳定性差。采用EDA技术就能够克服这一点，它可以把具有控制功能的各个模块程序下载在一块芯片上。这一块芯片就能代替原来的许许多多的单元电路或单片机的控制芯片和大量的外围电路。大大
13、的简化了电路结构的复杂性，又提高了电路的稳定性。2.以往的频率计测量范围都是有限的，为测量不同频率的信号都要专门的设计某一部分电路，这样很麻烦。我们采用EDA技术可以通过修改程序来达到改变测量范围的目的。第二章 设计所用工具与环境介绍本实验用用到的主要硬件是:BTYG-EDA实验箱，核心芯片是CPLD，型号是FLEX10K20RC208-4。软件是用的Max+plusII，使用VHDL语言进行编程后，放到此软件里进行编译和仿真，当没有错误的时候下载到实验箱,进行硬件调试，最后得以功能实现。2.1 BTYG-EDA实验开发系统简介BTYG-EDA实验开发系统是一种多功能、高配置、高品质的EDA教
14、学与开发设备，适用于大学本科EDA教学，课程设计与毕业设计，也适用于其他项目开发使用。2.1.1 系统特点可编程器件的I/O接口与输入输出器件（开关、按键、数码管、发光二极管、信号源等）采用固定连接，在可编程器件的有限I/O资源下最大限幅的连接上输入输出器件，使得该系统能满足从简单的数字电路基础实验到复杂的数字系统设计，并延伸到具有创新性的综合电子设计等项目的开发等方面。试验方法上可以大量减少传统试验中需要大量连线而带来的诸多不便，使得实验从传统的硬件搭接为主转移到了以软件设计、仿真调试上来，并将传统的硬件设计方式用EDA技术来实现。可以节省宝贵的设计时间，提高工作效率。2.1.2 系统资源介
15、绍（1）主芯片采用2万门208引脚CPLD，型号为FLEX10K20RC208-4，提供147条IO线。（2）设计有专用配置芯片插座，以便上电自动配置需要。（3）主时钟频率4MHz。（4）单步时钟按键。（5）6位七段数码显示。（6）8路开关输入，8路按键输入。（7）20路LED灯输出。（8）1路8位高速模入通道：20MHz采样频率，配有高输入阻抗放大器，直流偏移调整电平，触发电平调整和同步触发电路。（9）2路8位高速模出通道：10MHz更新速率，用于高速任意函数发生器。（10）1个标准RS-232C串行接口。（11）1个标准并行接口。（12）1个PS/2借口。（13）1个VGA接口。（14）1个多功能扩展夹紧座。可扩接单片机、RAM、EPROM等芯片和用户扩展模板，该座提供38个IO线和电源。（15）另外提供79条外扩IO线，并有主芯片引脚序号标明，允许用户自主锁定，方便编程。（16）采用开关电源供电，除实验箱所需+/-5V外，还提供一组+/-12V/1A的备用电源。2.2 CPLD简介2.2.1 CPLD器件结构简介具有固定输入和输出数目的任何组合逻辑函数可以
