《微机原理及应用习题库硬件应用设计题.doc》由会员分享，可在线阅读，更多相关《微机原理及应用习题库硬件应用设计题.doc（33页珍藏版）》请在金锄头文库上搜索。
1、微机原理及应用 微型计算机系统概述第一讲和第二讲1画出微型计算机应用硬件基本组成框图。微机原理及应用变量及伪指令第18讲10设变量var1的逻辑地址为0100：0000，画出下列语句定义的变量的存储分配图。VAR1DB 12H,0A5H,18+20,50/3,0，1VAR2DW 12H,0VAR3 DD HVAR4DB ABCDW ABVAR5DB ,VAR6DB 4 DUP(0FFH,)VAR7DB 3 DUP(55H, 2 DUP(77H)微机原理及应用总线结构与时序第4244讲8CPU执行一条指令的时间称为指令周期。画出一个基本总线周期时序。微机原理及应用总线结构与时序第4244讲10利
2、用74LS373数据锁存器设计系统地址总线A19A0形成电路。解：根据AD15AD0、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及74LS373芯片引脚功能，设计的系统地址总线A19A0形成电路如下图所示。微机原理及应用总线结构与时序第4244讲10利用74LS245数据双向缓冲器设计系统数据总线D15D0形成电路。解：根据AD15AD0、和信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15D0形成电路如下图所示。微机原理及应用总线结构与时序第4244讲10画出8086CPU工作在最小方式时的系统总线读时序图。微机原理及应用总线结构与时序第4244讲
3、10画出8086CPU工作在最小方式时的系统总线写时序图。微机原理及应用总线结构与时序第4244讲10画出8086CPU的和A0的不同组合状态。操作 A0使用的数据引脚读或写偶地址的一个字0 0AD15AD0读或写偶地址的一个字节1 0AD7AD0读或写奇地址的一个字节0 1AD15AD8读或写奇地址的一个字10AD15AD8(第1个总线周期放低位数据字节)AD7AD0 (第2个总线周期放高位数据字节)微机原理及应用总线结构与时序第4244讲10画出8086CPU工作在最大方式时的系统总线读时序图。微机原理及应用总线结构与时序第4244讲10画出8086CPU工作在最小方式时的系统总线写时序图
4、。微机原理及应用总线结构与时序第4244讲15画出8086CPU工作在最小方式时的系统总线结构。微机原理及应用总线结构与时序第4244讲15画出8086CPU工作在最大方式时的系统总线结构。微机原理及应用存储器设计第4750讲10说明计算机中内存储器的分类。微机原理及应用存储器设计第4750讲10在8088 CPU工作在最大方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel 6264。若分配给该SRAM的起始地址为62000H，片选信号（）为低电平有效。请用全地址译码方法设计该SRAM存储器的片选信号形成电路。解：因为Intel 6264的片容量为8k8b(8kB
5、)，因此只需要1片Intel 6264存储器芯片。由于Intel 6264片内地址线有13根，所以8088 CPU系统地址总线的低13位A12A0直接与Intel 6264的片内地址引脚A12A0相连接，作片内寻址，来选择片内具体的存储单元。由于采用全地址译码，所以8088 CPU系统地址总线的高7位A19A13全部参加译码，其译码输出作为存储器芯片的片选信号。当有效时，对应的存储器地址范围为62000H63FFFH连续的8kB存储区域。微机原理及应用存储器设计第4750讲10在8088CPU工作在最小方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel 6264。
6、若分配给该SRAM的地址范围为00000H0FFFFH，片选信号（）为低电平有效。请用部分地址译码方法设计该SRAM存储器的片选信号形成电路。解：因为Intel 6264的片容量为8k8b(8kB)，因此只需要1片Intel 6264存储器芯片。而题目给出的地址范围为00000H0FFFFH，共64kB，说明有8个地址重叠区，即采用部分地址译码时，有3条高位地址线（A15、A14和A13）不参加译码。由于8088CPU工作在最小方式，所以， =0要参加译码。根据以上设计原则设计的SRAM存储器的片选信号（）形成电路如图所示。微机原理及应用存储器设计第4750讲10在某8088微处理器系统中，需
7、要用8片6264构成一个64kB的存储器。其地址分配在00000H0FFFFH内存空间，地址译码采用全译码方式，用74LS138作译码器，请画出存储器译码电路。解：根据题目已知条件和74LS138译码器的功能，设计的存储器译码电路如下图所示。图中74LS138的每一个输出端均与一块6264芯片的片选端相连，8个输出端分别选通1个8kB的存储空间（即1个6264模块），共占有64kB内存空间。微机原理及应用存储器设计第4750讲10利用74LS688设计译码电路，输出端作为Intel 62128 SRAM的片选信号，分配给Intel 62128的地址范围为74000H77FFFH。画出8088
8、CPU工作在最大方式下的译码电路。解：由于Intel 62128为16kB SRAM，片内寻址的地址引脚为14条，故片外寻址用于参加译码的地址线为A19A14共6根。用74LS688进行译码时，将高位地址线A19A14接在74LS688 P边的P5P0， P边多余的两条线接到固定的高电平(也可以直接接到地上)。74LS688的Q边通过短路插针，接成所需编码，Q边与P边相对应的多余输入脚接成相同的高电平。根据Q边插成的二进制编码， Q5和Q1接地(低电平)，其余的全接高电平。在8088 CPU工作在最大方式下与系统总线相连的译码电路如下图所示。微机原理及应用存储器设计第4750讲18在8088
9、CPU工作在最大方式组成的微机系统中，扩充设计16kB的SRAM存储器电路，存储器芯片选用Intel 6264，起始地址为80000H，且地址是连续的，译码器用74LS138。（1）此SRAM 存储区的最高地址是多少（2）画出此存储电路与8088系统总线的连接图。（3）用一种RAM自检方法编写此RAM区的自检程序。解：（1）因为Intel 6264的片容量为8kB，因此由2片Intel 6264 构成连续的RAM存储区域的总容量为28kB=16kB。其可用的最高RAM 地址为：80000H+4000H-1=83FFFH（2）此存储电路与8088系统总线的连接如下图所示。（3）RAM上电自检是指
10、检测RAM工作是否正常，即检测RAM读写是否正常、数据线是否有“粘连”故障、地址线是否有“链桥”故障等。在实际的工程应用中，RAM自检常采用55H和AAH数据图案检测、谷（峰）值检测、数据图案平移检测等方法。采用55H和AAH数据图案检测的原理是给要检测的RAM存储区的每个地址单元分别写入55H和AAH数据，并将写入的数据读出比较，如与写入的数据一致，表明该地址单元数据读写正常，否则表明工作不正常，应作出相应的出错报警提示。用55H和AAH数据图案进行RAM检测的参考程序如下：MOV AX,8000HMOV DS,AXMOV SI,0MOV CX,16*1024MOV AL,55HNEXT1:
11、 MOV SI,ALMOV BL,SICMP BL,ALJNE ERRORINC SILOOP NEXT1MOV SI,0MOV CX,16*1024MOV AL,0AAHNEXT2: MOV SI,ALMOV BL,SICMP BL,ALJNE ERRORINC SILOOP NEXT2 ERROR:微机原理及应用存储器设计第4750讲10画出8086对应的1MB字节的存储器组成原理框图。微机原理及应用存储器设计第4750讲1118在8086最小方式系统中，利用2片Intel 6264构成连续的RAM存储区域，起始地址为00000H，求可用的最高RAM地址，并利用74LS155设计译码电路，
12、画出此RAM电路与8086最小方式系统的连接图。解：Intel 6264的存储容量为8k8，因此由2片Intel 6264构成连续的RAM存储区域的总容量为28kB16 kB=04000H，其可用的最高RAM地址为：00000H04000H103FFFH由于8086系统有16位数据总线，因此应将存储器模块分成两组：奇片和偶片，然后通过译码电路产生片选信号。微机原理及应用存储器设计第4750讲1118在8086最小方式下，若系统要求16kB的ROM和16kB的RAM，ROM区的地址为FC000HFFFFFH，RAM区地址为00000H03FFFH，ROM采用两片2764(8k8)EPROM芯片，
13、RAM采用两片6264(8k8) SRAM芯片。试画出此存储电路与8086最小方式下系统总线的连接图。解： 8086最小方式系统与存储器读写操作有关的信号线有：地址总线A0A19，数据总线D0D15，控制信号，和。微机原理及应用简单I/O 设计第5556讲10画出一个基本的I/O接口逻辑的组成框图。微机原理及应用简单I/O 设计第5556讲10画出无条件传送方式下数据输入端口的典型结构组成框图。微机原理及应用简单I/O 设计第5556讲10画出无条件传送方式下数据输出端口的典型结构组成框图。微机原理及应用简单I/O 设计第5556讲10画出程序查询输入/输出方式的程序处理流程图。微机原理及应用简单I/O 设计第5556讲10画出对多个设备的程序查询输入/输出方式的程序处理流程图。微机原理及应用简单I/O 设计第5556讲15在PC/XT系统总线上扩充设计一个数据输出端口，分配给该端口的地址为280H，输出端口芯片用74LS374，输出设备为8个LED发光二极管。（1）画出此输出端口与PC/XT系统总线以及与LED发光二极管的连接图。（2）编写使8个LED发光二极管每间隔一段时间交替亮灭的功能段程序。解：74L
