《常用的硬件接口及通信协议详解.docx》由会员分享，可在线阅读，更多相关《常用的硬件接口及通信协议详解.docx（9页珍藏版）》请在金锄头文库上搜索。
1、一：串口串口是串行接口的简称，分为同步传输 USRT和异步传输UART。在同步通信中，发送端和接收端使用同一个时钟。在异步通信中，承受时钟和发送时钟是不同步的，即发送端和接收端都有自己独立的时钟和一样的速度商定。1：RS232 接口定义2：异步串口的通信协议作为UART 的一种，工作原理是将传输数据的每个字符一位接一位地传输。图一给出了其工作模式：图 一其中各位的意义如下：起始位：先发出一个规律”0的”信号，表示传输字符的开头。数据位：紧接着起始位之后。数据位的个数可以是 4、5、6、7、8 等，构成一个字符。通常承受ASCII 码。从最低位开头传送，靠时钟定位。奇偶校验位：资料位加上这一位后
2、，使得 “1”的位数应为偶数(偶校验)或奇数(奇校验)，以此来校验资料传送的正确性。停顿位：它是一个字符数据的完毕标志。可以是 1 位、1.5 位、2 位的高电平。空闲位：处于规律“1”状态，表示当前线路上没有资料传送。波特率：是衡量资料传送速率的指针。表示每秒钟传送的二进制位数。例如资料传送速率为 120 字符/秒，而每一个字符为 10 位，则其传送的波特率为 101201200 字符/秒1200 波特。3：在嵌入式处理器中，通常都集成了串口，只需对相关存放器进展设置，就可以使用啦。尽管不同的体系构造的处理器中，相关的存放器可能不大一样，但是基于FIFO 的uart 框图还是差不多。发送过程
3、：把数据发送到fifo 中，fifo 把数据发送到移位存放器， 然后在时钟脉冲的作用下，往串口线上发送一位bit 数据。承受过程：承受移位存放器接收到数据后，将数据放到fifo 中， 承受fifo 事先设置好触发门限，当fifo 中数据超过这个门限时，就触发一个中断，然后调用驱动中的中断效劳函数，把数据写到flip_buf 中。二：SPISPI，是英语 Serial Peripheral Interface 的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片 的管脚，同时为 PCB 的布局上节约空间，供给便利，正是出于
4、这种简洁易用的特性，现在越来越多的芯片集成了这种通信协议。SPI 是一个环形总线构造，由ss(cs)、sck、sdi、sdo 构成，其时序其实很简洁，主要是在sck 的把握下，两个双向移位存放器进展数据交换。上升沿发送、下降沿接收、高位先发送。上升沿到来的时候，sdo 上的电平将被发送到从设备的存放器中。下降沿到来的时候，sdi 上的电平将被接收到主设备的存放器中。1：技术性能SPI 接口是 Motorola 首先提出的全双工三线同步串行外围接口， 承受主从模式Master Slave架构；支持多slave 模式应用，一般仅支持单Master。时钟由Master 把握，在时钟移位脉冲下，数据按
5、位传输，高位在前，低位在后MSB first；SPI 接口有 2 根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps 的水平。2：接口定义SPI 接口共有 4 根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。（1） MOSI：主器件数据输出，从器件数据输入（2） MISO：主器件数据输入，从器件数据输出（3） SCLK ：时钟信号，由主器件产生（4） /SS：从器件使能信号，由主器件把握3：内部构造4：传输时序SPI 接口在内部硬件实际上是两个简洁的移位存放器,传输的数据为 8 位，在主器件产生的从器件使能信号和移位脉冲下，按位传输， 高位在前，低位在后。如以
6、以以下图所示，在SCLK 的下降沿上数据转变， 上升沿一位数据被存入移位存放器。SPI 接口没有指定的流把握，没有应答机制确认是否接收到数据三：I2CI2C 总线是由数据线SDA 和时钟SCL 构成的串行总线，可发送和接收数据。在CPU 与被控IC 之间、IC 与IC 之间进展双向传送，最高传送速率 100kbps。各种被把握电路均并联在这条总线上，就像 机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C 总线上并接的每一模块电路既是主控器或被控器，又是发送器或接收器，这取决于它所要完成的功能。CPU 发出的把握信号分为地址码和把握量两局部，地址码用
7、来选址，即接通需要把握的电路，确定把握的种类；把握量打算该调整的类别如比照度、亮度等及需要调整的量。这样，各把握电路虽然挂在同一条总线上，却彼此独立，互不相关。1：I2C 信号类型I2C 总线有两根信号线，一根为SDA数据线，一根为 SCL时钟线。任何时候时钟信号都是由主控器件产生。2：I2C 总线协议工作原理以启动信号START来掌管总线，以停顿信号STOP 来释放总线每次通讯以 START开头，以 STOP 完毕；启动信号 START后紧接着发送一个地址字节，其中 7 位为被控器件的地址码，一位为读/写把握位 R/W,R. /W 位为 0 表示由主控向被控器件写数据，R/W 为 1 表示由
8、主控向被控器件读数据；当被控器件检测到收到的地址与自己的地址一样时，在第 9 个时钟期间反响应答信号；每个数据字节在传送时都是高位(MSB)在前；3：I2C 协议读写过程读过程主控在检测到总线空闲的状况下，首先发送一个 START信号掌管总线；发送一个地址字节(包括 7 位地址码和一位R/W)；当被控器件检测到主控发送的地址与自己的地址一样时发送一个应答信号(ACK)；主控收到 ACK 后释放数据总线，开头接收第一个数据字节；主控收到数据后发送ACK 表示连续传送数据，发送NACK 表示传送数据完毕；主控发送完全部数据后，发送一个停顿位STOP，完毕整个通讯并且释放总线；写通讯过程:主控在检测
9、到总线空闲的状况下，首先发送一个 START信号掌管总线；发送一个地址字节(包括 7 位地址码和一位R/W)；当被控器件检测到主控发送的地址与自己的地址一样时发送一个应答信号(ACK)；主控收到 ACK 后开头发送第一个数据字节；被控器收到数据字节后发送一个ACK 表示连续传送数据，发送NACK 表示传送数据完毕；主控发送完全部数据后，发送一个停顿位STOP，完毕整个通讯并且释放总线；4：I2C 协议总线信号时序分析总线空闲状态SDA 和SCL 两条信号线都处于高电平，即总线上全部的器件都释放总线，两条信号线各自的上拉电阻把电平拉高；启动信号START时钟信号 SCL 保持高电平，数据信号SD
10、A 的电平被拉低(即负跳变)。启动信号必需是跳变信号，而且在建立该信号前必修保证总线处于空闲状态；停顿信号STOP时钟信号 SCL 保持高电平，数据线被释放，使得SDA 返回高电平(即正跳变)，停顿信号也必需是跳变信号。数据传送SCL 线呈现高电平期间，SDA 线上的电平必需保持稳定，低电平表示 0(此时的线电压为地电压)，高电平表示 1(此时的电压由元器件的VDD 打算)。只有在SCL 线为低电平期间，SDA 上的电平允许变化。应答信号 ACKI2C 总线的数据都是以字节(8 位)的方式传送的，发送器件每发送一个字节之后，在时钟的第 9 个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收。无应答信号NACK在时钟的第 9 个脉冲期间发送器释放数据总线，接收器不拉低数据总线表示一个NACK，NACK 有两种用途:a. 一般表示接收器未成功接收数据字节；b. 当接收器是主控器时，它收到最终一个字节后，应发送一个NACK 信号，以通知被控发送器完毕数据发送，并释放总线，以便主控接收器发送一个停顿信号STOP。四：TCP/IP
