《计算机硬件基础.doc》由会员分享，可在线阅读，更多相关《计算机硬件基础.doc（20页珍藏版）》请在金锄头文库上搜索。
1、各位朋友，由于网工第三版没有这几部分内容，下面内容均是本人自己编写，另外摘抄了一些参考书籍截图。各位大概的看下就行了不要在这里耗费过多时间，毕竟这几部分加起来仅仅10分第一章：计算机硬件基础第一部分：计算机系统分类及硬件组成FLyNN法：根据指令流、数据流、多倍性三方面分类2：冯氏分类法：以计算机系统在单位时间内所能够处理的最大二进制位数分类。一、 计算机硬件组成运算器、控制器简称CPU主存储器、输入输出设备运算器功能：算、逻运算控制器功能：从主存取指令同时给出下一指令在主存中位置，取出的指令经指令寄存器送往指令译码器，通过对指令的分析发出相应的控制和定时信息，控制计算机的正常运行二、计算机硬
2、件的典型结构单总线、双总线、及采用通道的大型系统结构所谓总线，就是上面所说五大硬件系统的公共通道系统总线按功能分：数据总线、地址总线、控制总线而总线的组成是：CPU特性：即处理机性能衡量处理机的性能常用指标是单位时间执行的指令数指令周期：取出并执行一条指令所需时间也称机器周期总线周期：CPU从存储器或I/O存取1个字节所需时间，也称主振周期时钟周期：CPU处理动作的最小单位，通常我们说P4 2.8G，指，每秒有2G个时钟周期三者的关系：一个指令周期可划分为一个或者多个总线周期，视指令不同。一个总线周期可以划分为多个时钟周期，通常为4个。计算总线数据传输率假如一个总线周期含3个时钟周期，而每个总
3、线周期可以传32bit数据，若总线时钟频率为33MHZ，则总线带宽怎么求33MHZ/3*32b=11M*4B=44MB计算系统速度 一般单位是指令/秒、事务性/秒计算方法：求出平均每条指令需要多少个总线周期，然后除以这个平均周期数总线周期数=时钟频率/每个总线包含的时钟周期数。不太明白三、 计算机软件系统按功能分：操作系统、语言处理程序、数据库管理系统、服务程序、应用软件第二部分：计算机工作原理一、 带符号数的表示1） 机器数、真值对于正负数而言，添加0表示正数，1表示负数而数值本身就是真值，加了符号位就是机器数2） 原码最简单的机器数，对于0的表示：10000000,是负0,00000000
4、是正08位二进制原码范围最大01111111=（127）十进制最小11111111=（-127）十进制3）补码 若机器数为正数，补码=原码 若为负数，符号位不变，各位取反，最末尾+1 如原码=+1010110=01010110，则补码也为01010110 如原码=-1001010=11001010，则补码=10110101+1=10110110 而原码=+0=00000000，则补码=00000000原码=-0=100000000，则补码=11111111+1=100000000，因为8位，进位舍弃，还是00000000所有0只有1种补码8位二进制补码范围最大011111111=(127)十进
5、制最小10000000=（-128）十进制 ？3） 反码机器数的反码可由原码得到，若机器数为正，反=原若机器数为负，反=原除符号位各位取反+0=0000000=00000000 反-0=10000000=11111111 反，可见0是2种形式4）移码 如+1011，移码为11011 如-1011，符号位用0表示，然后数值右移，空的一位用0填充，00101移码是为了让浮点数的机器零全为0二、中央处理器运算器+控制器=CPU运算器组成：算逻运算单元（ALU）、寄存器组、多路转换器和数据总线等逻辑部件组成其功能是完成算逻运算控制器功能：从内存取指令，同时指出下条指令在内存中位置，将取出指令经指令寄存
6、器送往指令译码器，通过对指令的分析对计算机发出控制和定时信息从而控制计算机的工作CPU的主要功能：指令控制：因程序是一串指令序列，控制指令按序进行操作控制：针对每条指令的功能决定指令的操作时间控制：对各种操作从时间上合理分配数据加工：对数据进行算逻运算三、存储器1、主存储器CPU可以直接访问主存储器，因此存储器的速度尽量要与CPU匹配主存分类RAM:：一般的内存条，数据只能在里面运行时存放，断电丢失ROM：只能写数据，如BIOS，断电仍在主存的类型：主存通常是随机存储器，分为静态随机存取存储器和动态随机存取存储器静态随机存取存储器（SRAM）：速度快、容量小，可以在上电情况下长时间保持信息动态
7、随机存取存储器（DRAM）：速度快，容量大，但必须定时刷新才能保持存储的信息。EDO、SDRAM、DDR都是DRAM。主存的组成：存储体：即存放二进制信息的存储单元集合地址寄存器：存放CPU要访问的存储单元的地址地址译码驱动电路：将CPU发出的二进制地址转换为高电平，由驱动电路向相应的读写电路提供驱动电流，完成对选中的存储单元的读写操作。读写电路：上面说的读写操作的支持模块数据寄存器：暂存从存储单元读出的数据，或其它部件需要写入存储单元的数据控制逻辑：控制CPU发出的指令操作，经控制电路处理可产生究竟是读还是写还是删除指定内存单元的数据主存储器容量和性能指标存储容量：一种是以字节表示，如512
8、M内存，一种是以存储单元位数表示，如640K*16b存取周期：对存储器2次连续读或者写所需最短时间，对同一品牌存储器而言，容量越大显然存取周期越长存取时间：上面的存取周期除以2存储带宽：每秒能访问的位数，计算公式1/存储器周期*每周期可访问字节数例：若存储周期为200ns，而每个周期可访问4字节，则带宽=1S/200ns*4*8内存频率：为协调匹配，内存频率一般等于前端总线频率（FSB），但DDR内存工作频率不再等于总线频率，而是内存的等效频率跟总线相同，等效频率的计算等效频率=工作频率*每时钟次数这里每秒次数前面提到过，一般存储器一个时钟周期只能访存1次，但DDR存储器在时钟脉冲上升沿和下降
9、沿都能访问数据，一个时钟可以访问2次。DDR2则是4次，DDR3则为8次。DDR产品的标称频率为其等效频率如DDR工作频率有4种 100MHZ,133MHZ,166MHZ和200MHZ，则等效频率为200MHZ,266MHZ,333MHZ和400MHZ，DDR2的工作频率同上面，等效频率再翻倍数据传输率：每秒输入/输出的数据位数。如是随机存取，传输率R=1/存储器周期如是非随机存取，读写N位所需平均时间=平均存取时间+N位/数据传输率位宽度：内存芯片宽度与数据总线一致，一般是64位，为提高内存位宽度，现在流行双通通道，将2组相同内存组成双通道，则位宽可达128位带宽：带宽=（工作频率*内存宽度
10、*每秒钟次数）/8=（等效频率*内存宽度）/8例：标称频率为533/667/800 MHZ的DDR2存储器，如总线宽度64位，求其带宽分为：（533*64）/8=4.2GBps，等内存校验：奇偶校验法。内存的校验不需要操作系统参与。可靠性：MTBF，2次故障之间的间隔的平均时间。主存配置交叉存取：将主存储器划分为几个独立控制读写的存储模块。和单一模块相比，提高了并行处理的可能性，从而提高性能。单一模块数据是顺序方式存入主存模块的（也就是说主存块号是自上而下连续分布），而多模块中，主存相邻2个模块地址（即块号）交叉排序从而模块内地址是不连续的，故数据块内存储交叉进行。001231452 无交叉
11、交叉存取 多级主存：包括处理机寄存器、内部高速缓存、外部高速缓存、主存 采用多级主存的原因是处理器和存储器之间存在巨大速度差异。高速缓存cache:引入理由 可存储频繁访问内存的数据，其高速和稳定性由硬件实现高速缓存CACHE主存CPUCACHE于主存数据建立关联映像，CPU首先在CACHE里面查找调用数据，若没有再到主存中查找，CPU能直接从CACHE找到数就叫命中，查找失败到主存找就叫失效假设CACHE的命中率是h,那么显然内存的命中率就是CACHE的失效率1-h假设Cache的访问时间周期是t1,主存访问周期时间是t2，则整个系统平均访存时间： t 3=h*t1+(1-h)*t2cach
12、e的存储器映射机制1） 直接相联内存地址中间这10位CACHE行号，即偏移量低4位cache行内地址主存块内容到cache是多对1关系，就是说主存块自身地址决定了究竟应该打到cache的哪个位置。主存块地址和cache中地址有函数关系举例：若某cache容量为16KB，每行大小为16B，对于主存来讲，其数据地址的最低4位就是cache行内地址，中间10位为cache行号。这样根据主存地址可以推出其cache中地址如内存地址为1234E8F8H，则可以算出cache地址0001 0010 0011 0100 11 10 1000 1111 1000 中间10位 最后4位0001001000110
13、1001110100011111000 行内地址 1000 CACHE行号1010001111即地址为10100011111000故16进制为 21F8 2） 全相联地址映射：前面是数据通过地址关系相联，而这里直接将主存中某块的地址和块的内容直接映射到cache中的任意一块（主存块容量应于cache行容量一致）举例：若主存数据地址是A，（A肯定是由其主存的块号地址+块内地址构成，这里假设为B+C），假设打到了cache中的某块，那么怎样得到其cache地址呢？由于cache中存放了内存块地址，那么cache在自己的地址中查出第几行是存的内存块号为B的行，假设是n，那么其cache地址就是n+c
14、了假如主存地址为A例如主存8M，而页面是2K，则可算出有多少页面8*2的10次方K即2的13次方K，那么共有2的12次方K的页面，即页号12位，假设A有16位例如为3E4H，则前12为就是页号即块号，后4位为在该页中的地址即A为B+C在CACHE中的某行内假设为N行如果存放的内存页号是B，那么其cache地址就是N+C了，3） 组相联地址映射：前2种方案折中，将cache块分组，对于内存来讲，先采用直接相联映射方式算出对应组号，然后采用全相联方式决定在cache中的块号。如CACHE分N组，内存地址里面先用中间10位算出组号。然后在该组里面查到哪行里面存放了这个内存地址的块号，找到行号就OK了内存地址=X，利用的中间10位计算出组号，然后在组里面查询到第一行内存块号为4那么CACHE地址就是该行的行号+内存行内地址了。内存块大小等于CACHE的行号的意思是一个内存块容量是行号总容量，如内存块为2K，则CACHE行号位数是11位。第一组第二组内存块号4第N组辅存辅存又称外存，以磁表面存储器为主，发展到现在又出现了光盘U盘等。1） 磁盘：现在就是硬盘了，首先格式化，产生磁道（同心圆轨道），分区（分扇区，扇区是磁盘存储数据的基本单位），磁盘读写数据部件磁头2） 光盘：工
