《DM8168架构详解》由会员分享，可在线阅读，更多相关《DM8168架构详解（8页珍藏版）》请在金锄头文库上搜索。
1、DM8168架构详解1、整体架构DM8168oJ；功能框图mini引擎!HD VOW 灵Emu g低和g绘sc cst 京臥u|WWW 11I判xa 1pCMl工呵HUTF苗:包會 W-tAWRTjtnm. 薛方vroiu并毎口出(1600x121342即总啟审可T監腐辉f(ia!Efc 牛Trti|r刊耳.CtMbJk捕牛lWT -flOtrof ?n cjtn *其实主要的片上资源就是：ARM子系统，主要包含了Cortex-A8核；DSP处理子系统，包含了C674x浮/定点DSP核；SGX530 3D加速引擎；新一代掌上图形芯片PowerVR SGX510/520/530属于第五代Powe
2、rVR产品，采用统一架构，支持 DX9，SM3.0，OpenGL 2.0，依然采用 TBR渲染模式， 支持H264解码，目前已经授权给 NEC和Intel,作为Intel产品计划命名为 2900G。512KB片内共享 RAM ；高清视频图像协处理器（HDVICP；媒体控制器；高清视频处理子系统（HDVPSS）现在下面对上面主要的架构分别做详细介绍：2、ARM子系统Cortex-A8核是基于 ARMv7架构的，dual-issue （双发射超标量并行，实际上是让不同 种类的功能单元能够同时运行），in-order execution （顺序执行），集成了基于NEON SIMD多媒体处理单元的L1
3、和L2缓存。/解码、2D/3D图形、游解释：NEON技术可加速多媒体和信号处理算法（如视频编码 戏、音频和语音处理、 图像处理技术、 电话和声音合成） ，其性能至少为 ARMv5 性能的 3 倍， 为 ARMv6 SIMD 性能的 2 倍。CPU缓存：缓存大小也是 CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升 CPU 内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系 统性能。但是由于 CPU芯片
4、面积和成本的因素来考虑，缓存都很小。L1 Cache一级缓存）是CPU第一层高速缓存，分为数据缓存和指令缓存。内置的L1高速缓存的容量和结构对 CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在 CPU 管芯面积不能太大的情况下， L1 级高速缓存的容量不可能做得太大。一般 服务器CPU的L1缓存的容量通常在 32256KB,在这里是 32KB。L2 Cache（二级缓存）是CPU的第二层高速缓存，分内部和外部两种芯片。内部的芯片二 级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。L2 高速缓存容量也会影响CPU的性能，原则是越大越好，现在家庭用CPU容量最
5、大的是512KB,而服务器和工作站上用 CPU的L2高速缓存更高达 256-1MB，有的高达 2MB或者3MB，在这里是 256KB。L3 Cache三级缓存），分为两种，早期的是外置，现在的都是内置的。而它的实际作用 即是， L3 缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。 降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。比方具有较大L3缓存的配置利用物理内存会更有效，故它比较慢的磁盘 I/O 子系统可以处理更多的数据请求。具有较大 L3 缓存的处理器提供更有效的 文件系统缓存行为及较短消息和处理器队列长度
6、。Cortex-A8 核的架构如下所示：10L3OCP MMter-1 SOGMHz)OCP Master 0 (603 MHz)T 雄YhlC590 MH工muTqUMMLLLA portT2ASYNC500 MhbSTBCLK2Fr PRCMSY3CLK2Ft PRCML1 I32 KBCM RAM64KBHosARM ssj&EiyEtemUCP2IATBIJIDLoj ImsOCRANTC32300 MkkStscf &lUL ROM 1IT6KBI2ASYMC1 SHZI.2ASYNG1 GHZ主要包含的模块如下:Cortex-A8 Processor:提供处理能力，包括针对多媒体加
7、速的NEON技术。ARM通过一个AXI总线与AXI2OCP桥通讯和接收来自 MPU子系统中断控制器的中断。In terrupt con troller:处理模块中断AXI2OCP bridge允许 ARM（AXI），INTC（OCP）还有 OCP L3模块之间的通信。I2Async bridge:这是个 OCP至U OCP接口间的异步桥接口。这是在 AXI2OCP桥与MPU子系统之间的接口，T2Async桥外部到MPU子系统。Clock Divider:时钟分频器，提供要求的分频时钟到MPU子系统内部模块，并有一个来自SYSCLK的时钟输入，它送到电源、复位、时钟管理模块。In-Circuit
8、 Emulator:在线仿真，它全兼容 CoreSight （片上调试和跟踪的行业名称）结构 并是能调试能力。如下图所示:ARM Corlex-ASNEONMPU skjbssl=mINTCAXIMDCP(PJcfLZNEON RSTntomjptsAXI2OCPMOCP(P)DevicemodukjbPROMMPU dock gcncrtrtnrMPU CLKMPIJ RSTCORE RST l2AsncNqivOCP.Level shiftf? Async |_3上面都是一些架构的介绍，相关文档网上还有很多，以及DM8168 datasheet上面讲解的比较详细，但是那些细节现在对我们意义
9、不大，主要跟我相关的我认为是 NEON技术，下面对NEON技术调研进行一个总结。相关网站如下：http:/ nologies/ne on .php http:/blog.s in .c n/s/blog 4ae178ba01013yax.htmlNEON是通用的SIMD（单指令多数据）引擎。通过NEON可以加速多媒体和信号的处理 算法。NEON可以处理当前和未来的多媒体格式，从而改善用户体验。ARM NEON?通用SIMD引擎可有效处理当前和将来的多媒体格式，从而改善用户体验。NEON技术可加速多媒体和信号处理算法（如视频编码 /解码、2D/3D图形、游戏、音频和语音处理、图像处理技术、 电话
10、和声音合成），其性能至少为 ARMv5性能的3倍，为ARMv6 SIMD性能的2倍。通过干净方式构建的 NEON技术可无缝用于其本身的独立管道和寄存器文件。NEON技术是 ARM Cortex? -A系列处理器的128位SIMD （单指令，多数据）架构扩 展，旨在为消费性多媒体应用程序提供灵活、 具有32个寄存器，64位宽（双倍视图为 上面的两个网站中的内容。这里有一些应用强大的加速功能，从而显著改善用户体验。它16个寄存器，128位宽。）详细的过程请参考neon技术的示例：http:/ seAHsB12H6FVSx PmDisQ5FLigzuVpCFyFr8q9VoDZS4fbxX2PomZ
11、9i5A2fRQpHYC3、DSP处理子系统DSP子系统包括 Ti标准的TMS320C674X宏模块和一些内部块（L1P, L1D和L2），DSP 子系统支持一个从端口和一个主端口，它连接到L3互联，它还提供三个主端口用于直接存取到HDVICP2子系统。具体架构如下所示:32K bjtesL1PRAIW cache-3 Cache cortrdCactie cortrdMdnwrj pfdtaJL1PWinorX protectRaniKldtti MyrlBan-dfidth Mgmlnstustofi telciiI ?=C674xFfied/Hosling point CPURegist
12、er fill r&iCache 匚 antralPlwki dowtiSDMACcnlSgudm psnphierals butIni&Tijpt ConlrtJerHigh performsrbC 吕血匕h fabric| 64_ T cmaI32KL1DFW#cche资源介绍如下：高性能DSP派生品，集成了一个宏模块，包括本地L1和L2 CACHE内存控制器用于音频处理和通用目的图像和视频处理。L1和L2共享Cache专用的扩展数据内存存取（EDMA）引擎，下载/上载数据来自/去内存和外设扩展到子芯片。专用的内存管理（MMU ）用于L3互联地址空间。本地互联网络。专用的SYSC和唤醒产生
13、器（WUGEN）模块负责电源管理，时钟产生和连接到电源、复 位、和时钟管理模块（ PRCM）。C6000器件每个周期，执行 8个32位指令！ ！4、高清视频图像协处理器 （HDVICP）该模块主要用来实现视频编解码的工作，分担CPU的压力。该模块TI并没有公开技术，只是提供封装好的 codec。5、高清视频处理子系统 （HDVPSS）HDVICP2是图像和视频硬件加速子系统。HDVICP2支持精度达1080p/i 60fps （或120场）。HDVICP2子系统支持下面 Codec标准， 也就是说，标准的所有功能被加速（不需要DSP干预）。H.264：BP/MP/HP 编码和解码H.264： Fast Profile/ECDO编码和解码 MPEG-4: SP/ASP编码/解码（不支持低版本，如 3.11和4.x） H.263： Profile 0和3解码， Profile 0编码 Soreson Spark: V0 和 V1 解码（不支持编码）MPEG-2 SP/MP编码和解码MPEG-1 编码和解码VC1/WMV9/RTV: SP/MP/AP编码和解码ON2 VP6/VP7 解码RV 8/9/10 解码AVS 1.0编码和解码JPEG（也包括 MJPEG Baseline编码和解码H264-Annex H（MVC）HDVCP2子系统由下面组成：
