《毕业设计论文一款由CMOS数字集成电路构成的定时器》由会员分享，可在线阅读，更多相关《毕业设计论文一款由CMOS数字集成电路构成的定时器（40页珍藏版）》请在金锄头文库上搜索。
1、目 录中英文摘要，关键词.1前言.2第1章 课题分析、方案论证.31.1 课题分析31.2 方案论证3第2 章 电路的组成及工作原理42.1 电路的组成.4 2.2 电路的工作原理5第3 章 元件选择.163.1 电路元件选择16第4 章 心得体会.174.1 总结.174.2 经验心得.17致谢.18文献综述23参考文献.25外文资料翻译.26通用电子定时器的制作苏州大学应用技术学院 （指导老师：）摘要本文主要介绍了一款由数字集成电路构成的定时器的工作原理及制作过程，实现了自动控制功能。给人们的家庭生活及工农业生产中带来了很大的方便。关键词: 数字集成；定时；控制AbstractThis t
2、ext mainly introduced a constitutes certainly from the numerical integrated circuit of CMOS the machine of hour of work principle and the Manufacture process ,carried out the function of the automatic control .Give people of home life and work ,agriculture produced to win to bring the very big conve
3、nience.Key words : digital integrated ; settle the hour; control前 言 近几年来，随着电子技术、计算机网络通信技术、自动控制技术、电力电子技术和可靠性理论的迅速发展，特别是大规模集成电路的出现，给人类生活带来了根本性的变化。 集成电路的出现，使电子定时器产生了质的飞跃，无论在控制方式，控制功能，还是工作可靠性上都有极大的提高。定时器在人们的家庭生活中已得到广泛应用，比如控制电路、照明灯、微波炉、洗衣机等。定时器在工、农业生产中也得到了广泛的应用，比如控制工地及车间照明灯、大型锅炉等。这里介绍了一款用数字集成电路，如振荡及分频电路、
4、多级脉冲分配电路等为主要元件制作而成的电子定时器。这个电路使用到的数字集成电路有分频器、RC振荡器等，虽然使用的集成块较多、电路连线及制作比较复杂，但是它却是一款非常实用的电路，它不需人为控制，在一般情况下，定时电路不需要有人的参与，定时系统能自动实现开关功能。这在某一程度上减少了管理人员的数量，而且各集成块造价低廉，电路操作安全方便，可靠性强，可用于家庭生活及工、农业生产中。第1章 课题分析、方案论证1.1课题分析随着经济的发展，人们对电子产品的需求也越来越多。电子产品的生产，给人们带来了方便，也使人们的生活质量有了很大的提高。通用电子定时器广泛用于家庭生活及工农业生产中的各种自动控制系统中
5、。电子定时器，经过预先设定的定时时间后，电源自动切断，这种定时电路有较多的用途，在家庭生活中主要用来控制路灯、照明灯、微波炉、洗衣机等。在工、农业生产中主要用来控制工地及车间照明灯、大型锅炉等十分实用。1.2 方案论证方案一 ：这种通用型电子定时器可用振荡电路、多级计数分频电路、选择开关、控制驱动电路等CMOS数字集成电路组成。方案二：这种电子定时器可用单片机来实现，利用单片机的基本语言汇编语言进行编程，通过单片机的定时器/计数器模块来完成。考虑到定时器的制作成本，以及现有的制作条件，我选用CMOS数字集成电路制作通用电子定时器。第2章 电路的组成及工作原理2.1 电路的组成通用电子定时器的定
6、时范围可从1/10S到99h（小时），全部由CMOS数字集成电路构成，耗能极低。通用电子定时器主要由电源电路、振荡分频电路、多级计数分频电路、选择开关、控制驱动电路四部分组成，其原理如图11所示，其整体框图如图12所示。图 11 电路原理图2.2 电路的工作原理一、电源电路 电源电路如图13所示，它是由电源变压器T降压，二极管VD1、VD2全波整流后供给电路的。为了防止在定时途中交流停电，影响正常定时，特设有直流供电自动转换电路。当有交流电时，通过R2向蓄电池充电，使其保持充足的电压，一旦交流电停止，电池通过VD3向电路供电。当发光二极管LED1发光，则表示整个电路正常工作。 电力网供给用户的
7、是交流电，而此电路需要用直流电。整流就是利用二极管的单向导电性，把正、负交变的50HZ电网电压变成单方向脉动的电压。桥式整流电路是使用最多的一种整流电路。这种电路，只要增加两只二极管口连接成“桥”式结构，便具有全波整流电路的优点。桥式整流电路如图14所示。 （a）D1、D3 导通时的电流方向(b) D2、D4导通时的电流方向图1-4 全波桥式整流滤波电路图 V2正半周（上正、下负极性）时，D1、D3导通，D2、D4截止。导通电流IL自上而下流过负载RL，V0为正的半波脉动电压，如图15实线波形所示。V2为负半周（上负、下正极性）时，D2、D4导通，D1、D3截止，其导通电流IL也是从上到下流过
8、负载RL，因此输出电压V0也为正的半波脉动电压，如图15虚线波形所示。可见，在V2一个周期中，D1、D3和D2、D4各轮流导通一次，完成全波整流任务。二、振荡分频电路 振荡分频电路外部连接方法如图16所示，它由IC1构成。IC1是内置振荡器的14级二进制串行计数器CD4060，它可以将振荡频率进行2的N-1次分频，从IC1的Q14端输出的脉冲是经过2的13次分频，可获得一个10HZ的精确频率。该脉冲接入S2的“1”档作为1/10S定时。 CD4060是由一振荡器和14级二进制串行计数位组成。CD4060组成的振荡器如图17所示。振荡器的结构是RC，它由两个反相器可通过外接RC元件组成。振荡器输
9、出的时钟脉冲的频率要根据需要由分频器的分频级数来决定，无RS时，f=1/2piRC,有RC时，f=1/(2.3RtCt)。 fQ14=1/214f图 1-8 CD4060 引脚功能图CD4060引脚功能图如图18所示。R为复位端，当R为高电平时，计数器清零且振荡器停止工作。/CP1、CP0、/CP0实现阻容振荡，调节RP可以改变IC1内的振荡频率，从而获得不同的频率信号输出。 CD4060 14级二进制串行计数器/分频器，内部带有两级反相放大器构成的内振荡电路，其逻辑图及引脚排列如图19所示。触发器FF1FF3、FF11无输出引出端，所以输出端仅有Y4Y10、Y12Y14，共十个。因为内部触发
10、器串接而成，每一个触发器的输出作为下一级触发器的输入，所以每个触发器输出端的频率为前一级的一半。因此，利用CD4060可以获得逐级分频的脉冲信号源。（12）脚R为复位端，当R=1时，所有触发器输出量为零状态，同时还会使时钟禁止输入或使内部振荡器停振；R=0时为工作状态，其功能表见表11.由表11可知，CD4060中所有触发器均为下降沿触发。三、多级计数分频电路、选择开关 多级计数分频电路、选择开关如图110所示，它由五个十进制计数/分频器IC2，IC3，IC4，IC5，IC6进行分频，两个十进制计数分频器IC7，IC8进行计数以及三个选择开关S3,S4组成。 IC1的Q14端输出的10HZ的频
11、率再经IC2、IC3、IC4、IC5、IC6依次进行10、60、100、6000、10000倍分频，这样在开关S2的6个档上分别可得到0.1S、1S、6S、1min、6min、1h(小时)6档定时。从Q14输出的10HZ频率作为IC2的CP输入信号，CP每得到十个脉冲时便计数一次，其Y9输出端变为高电平，得到1S，它作为IC3的输入信号，IC3的CP每得到六个脉冲时便计数一次，其Y5输出端变为高电平，得到6S它作为IC4的输入信号，IC4的CP每得到十个脉冲时便计数一次，其Y9输出端变为高电平，得到1min,它作为IC5的输入信号，IC5的CP每得到六个脉冲时便计数一次，其Y5输出端变为高电平
12、，得到6min，它作为IC6的输入信号IC6的CP每得到十个脉冲时便计数一次，其Y9输出端变为高电平，得到1h。这样就使开关S2的6个档上分别可得到的6档定时，同时它又作为下一级由IC7、IC8级联的计数脉冲。由IC7十位分频后从Qco输出的进位信号输入到IC8，并通过选择开关S3、S4来对定时时间进行自由选定。其中S3用来选择个位，S4用来选择十位。CD4017构成的任意整数分频电路，输入时钟脉冲CP，如果适当地将输出端Y1Y9分别与复位端R相连，即可得到29的分频信号。电路图111中是6分频电路，将输出端Y6与R相连。每当计数器在CP脉冲作用下高电平转移到输出端Y6时，计数器复位，接着开始
13、另一个技术周期，输出的6分频信号可以从Y0、Y1、Y2、Y3、Y4、Y5端输出，各相邻输出端的分频信号相差一个时钟脉冲周期。计数器是用来累计和寄存输入脉冲个数的时序逻辑部件。在此电路中采用十进制计数/分频器CD4017，它是一种用途非常广泛的电路。其内部由计数器及译码器两部分组成，由译码输出实、Y9依次出现与时钟同步的高电平，宽度等于时钟周期。输出时序如图对脉冲信号的分配，整个输出时序就是Y0、Y1、Y2、-图112所示。 CD4017有3个输入（R、CP和/EN），R为清零端，当在R端上加高电平或正脉冲时其输出Y0为高电平，其余输出端（Y1Y9）均为低电平。CP是时钟输入端，用上升沿来实现，/EN为使能端，低电平有效。CD4017有10个输出端（Y0Y9）和1个进位输出端Qco。每输入10个计数脉冲，Qco就可以得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。CP端在输入时钟脉冲的上升沿计数，时钟允许端/EN为0时允许时钟脉冲输入，为1时，禁止时钟脉冲输入。在输入时钟脉冲的作用
