《时序逻辑电路（DOC74页）（天选打工人）.docx》由会员分享，可在线阅读，更多相关《时序逻辑电路（DOC74页）（天选打工人）.docx（79页珍藏版）》请在金锄头文库上搜索。
1、第六章 时序逻辑电路内容提要【熟悉】触发器四种电路结构及动作特点,四种逻辑功能及其逻辑关系、逻辑符号,逻辑功能的四种描述方法【掌握】时序电路的特点和一般分析方法【熟悉】寄存器的功能、分类及使用方法, 双向移位寄存器的级联【掌握】计数器的功能和分类,级联法、置位法构成N进制计数器【掌握】555定时器构成三种电路的工作特点、连接方法及主要参数一 一网上导学二 二典型例题三 三本章小结四 四习题答案 网上导学6.1时序逻辑电路的特点时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关，所以时序电路具有记忆功能。在第五章中，向大家介绍了组合电路。组合电路的特点是其任意时
2、刻的输出状态仅取决于该时刻的输入状态。时序电路逻辑功能描述方法在上面给出的时序电路结构框图中，包括组合逻辑电路和具有记忆功能的存储电路。输出变量y1，y2，y3。yb，合称输出矢量Y(t)。输入变量x1，x2，x3。xa，合称输入矢量X(t)。同样，存储电路的输入、输出称之为矢量P(t)和矢量Q(t)按照结构图，我们可以列出三组方程：设tn+1，tn分别为相邻的两个离散的时间瞬间。矢量Y(tn)是X(tn)，Q(tn)的函数，称输出方程。矢量P(tn)是X(tn)，Q(tn)的函数，称驱动方程。矢量Q(tn+1)是P(tn)，Q(tn)的函数，称状态方程。本节问答题1 1什么叫组合逻辑电路？2
3、 2什么叫时序逻辑电路？3 3它们在逻辑功能和电路结构上各有什么特点？4 4在时序电路中，时间量tn+1，tn各是怎样定义的？描述时序电路功能需要几个方程，它们各表示什么含义？. 触发器在这一节中,向大家介绍一种最基本的存储电路触发器（flip-flop）。触发器具有以下基本特点：（）具有两个稳定的（和）状态，能存储一位二进制信息；（）根据不同的输入，可将输出置成或状态；（）当输入信号消失后，被置成的状态能保存下来。.2.1 基本触发器一电路结构及逻辑符号在本书第三章里，我们讲了各种门电路，若把两个反相器按照a图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平。这
4、样，可以把A，C视为同一点（下面的b图和c图）。在C图中，A，B两点始终反相，而且电路状态稳定，在没有外界干扰或者触发的状态下，电路能够保持稳定的输出。(这一点,大家可以稍作分析即可得知)。d图是c图的习惯画法。将D图加上触发端，就构成了基本RS触发器。下面a图示出了基本RS触发器的逻辑图和符号。它由两个与非门交叉耦合组成，有两输入端（触发端）A和B。基本RS触发器有两个稳定的状态：一个是Q=1，=0的1状态（Q， 分别表示触发器的同相和反相输出端，如果Q端输出为1，则称触发器为1状态，如果Q端输出为0，则称触发器为0状态），另一个是Q=0，=1的0状态。正常工作时，Q和是一对互补的输出状态。
5、两个输入端A，B中，使Q=1的输入端称置位端（Set），使Q=0的端称复位端（Reset），上图的A端和S非端（）称置位端，B端和R非端（）称复位端，上面设计的R-S触发器用的是与非门，有效触发器输入端所有可能出现的信号和相应的输出端的状态列成一个表，称为触发器的特性表或功能表，其表如下：（表6.2.1）QNQN1说明000不允许不满足约束条件001不允许不满足约束条件0100置00110置01001置11011置11100保持原态1111保持原态表6.2.1 列出了与非门组成的基本RS触发器输入、，现态Qn和次态 Qn1关系的功能表。由表可以看出：基本RS触发器具有保持功能, (=1, =1
6、)；当 =0(=1)时，触发器具有置功能，将端称为复位端，低电平有效；当=0(=1)时，触发器具有置功能，将端称为置位端，低电平有效；由与非门组成的基本触发器输入低电平有效。Qn , Qn1表示前后两个离散时间触发器的状态，上标n和n+1均表示前后两个离散的时间.注意:当, 端均为0时，由于基本RS触发器在触发器正常工作时，不允许出现和同时为0的情况，规定了约束方程=1（6.2.1）.触发器正常工作时，和应满足这一约束方程，使其成立。二基本触发器的动作特点 丶在输入信号的全部作用时间内,都直接控制和改变输出端的状态。例6.2.1 对用与非门构成的基本RS触发器，试根据给定的输入信号波形对应画出
7、输出波形。在开始画波形图的时候最好将输入波形的前后沿均用虚线描出，然后在虚线所分割的每一个区间内分析相对应的输出波形。 基本触发器缺点：缺乏统一协调,抗干扰能力差.2.2 门控RS触发器和D锁存器在数字系统中，往往会含有多个触发器，为了使系统协调工作，引入一个控制信号。系统的这个控制信号通常叫做时钟信号。一门控触发器门控触发器的电路结构及逻辑符号(逻辑符号应用国标,见书P165图6.2.3) 与非门构成的门控RS触发器是在基本RS 触发器的基础上加上门控电路。右图是它的逻辑符号。显而易见，门控RS触发器输入电平为高电平有效,E为使能信号。门控RS触发器功能表（*号表示任意状态）例：试根据给出的
8、E，R，S画出门控RS触发器的输出波形。二锁存器电路结构及逻辑符号从分析门控RS触发器功能表我们可以得知，RS触发器正常工作时其R、S输入端信号不允许出现RS均为1的状态,为此在R、S之间接一个反相器，就可以避免这种现象出现,此时用一个输入信号就可以同时控制R，S两个输入端，这种改进的门控RS触发器称做D锁存器。其中D是输入端。E是使能端，右图是它的逻辑符号。(应以国标逻辑符号为准,见书P166图6.2.5) 工作原理A当E=0时：控制门被封锁，触发器保持原态不变。n1=n（E=0时）B当E=1时：控制门开启，n1=D（E=1时）由于D锁存器只有一个输入信号，解决了RS触发器输入信号间有约束的
9、问题。下面是D锁存器的功能表。EDQn10*Qn100111例6.2.3：试根据给定的E 和D的波形，对应画出D触发器输出Q的波形。三门控触发器的动作特点通过对以上门控RS触发器和D锁存器的分析可以看出：在E的有效期间, 输入信号控制和改变输出状态；在E处于无效期间，触发器锁存了E有效期结束瞬间的状态，并保持不变；缺点：若输入信号在E有效期闲多次变化，则输出也将随之多次变化。(我们希望在一个CP脉冲期间只变化一次).主从型触发器由于门控触发器在E有效期间，输出状态会随输入信号的改变而多次变化。如下图，门控D触发器在E有效期间，Q输出有多次翻转。有时为了便于控制，希望每来一个控制信号，触发器的状
10、态最多翻转一次。主从型触发器具有这种特点，其控制信号称为时钟信号，用CP表示。一主从型触发器电路结构及逻辑符号主从型触发器由两个结构相同的门控触发器组成，分别称为主触发器（左）和从触发器（右）。主和从触发器分别由两个相位相反的时钟信号CP，控制。工作原理 当CP=1时,主触发器工作,接收输入信号,从触发器由于CP=0不工作而保持原态不变；当CP下降沿(由1变为0)到来时,主触发器不工作,保持下降沿到来时那一刻的状态不变,从触发器工作,接收主触发器的信号,由于主触发器的输出状态保持不变,因而实现了在一个CP脉冲期间输出状态只变化一次。由于输入是基本RS触发器，所以触发器的输入端R和S间仍存在约束
11、。二主从型触发器电路结构及逻辑符号(P169)主从型JK触发器是在主从型RS触发器的基础上加上适当连线构成，它将从触发器的输出Q和分别接回至主触发器接收门的输入端（上图的红线和蓝线），输入信号命名S1改为J和R1改为K。工作原理 分析上述电路可知,当J、K分别为0、0,0、1和1、0时,其功能与SR触发器相同,分别是保持、置0和置1,这里着重分析当J=K=1时的功能(SR触发器此状态不允许,有约束方程SR=0),分别分析当Q=0和Q=1时的工作情况。 由分析可知,若Qn=0,则Qn+!=1, 若Qn=1,则Qn+!=0,因此JK触发器当J、K均为1时,电路具有翻转功能,即Qn+!=。主从JK触
12、发器功能表（CP有效期间）JKQNQN1说明0000保持0011保持0100置00110置01001置11011置11101翻转1110翻转例6.2.4 试根据给定的CP，J，K的波形，画出主从型JK触发器输出Q的波形。设触发器的初始状态Q=0。三主从型触发器的动作特点通过以上对主从型RS,JK触发器工作原理的分析，可以看出：触发器的动作分两步进行，在CP=1期间,主触发器接收输入信号，从触发器即输出保持原状态不变;当CP下降沿到来时，主触发器保持, 从触发器接收主触发器保持的CP下降沿到来时输出信号,从而实现了在一个CP期间输出Q只变化一次。一主触发器本身是一个门控RS触发器，所以在CP=1
13、的整个期间，输入信号都将对主触发器起作用。对于主从JK触发器，若在CP=1，输入信号的状态发生多次变化可能导致触发器输出逻辑错误。. 边沿触发型触发器什么是边沿触发器：前面讲过，门控触发器在整个E信号有效期间均可发生翻转，这种类型的触发器称为电平触发器，电平触发器的结果是在E有效期间允许多次翻转，见上节。为了增强触发器的可靠性和提高抗干扰能力，希望触发器的状态变化仅仅取决于时钟信号触发沿到来时输入信号的状态，即电路翻转时刻仅仅控制在触发脉冲的上升或者下降的边沿，这类触发器叫边沿触发型触发器。由于边沿触发器在没有触发信号时保持不变，而触发时间又非常短，所以，边沿触发器有比较高的可靠性和提高抗干扰
14、能力。下图为电平触发和边沿触发的触发信号波形。本节介绍维持一阻塞型触发器，它是一种时钟上升沿触发的边沿触发型触发器。一电路结构上图示出了由六个与非门构成的维持一阻塞型D触发器的逻辑图。其中最右面的两个是用与非门构成的基本RS触发器。是输入端。二工作原理当CP=0时，CP信号关闭了下图之间的两个与非门，使其输出为1，基本RS触发器的输入是低电平触发，所以RS触发器的输出保持原态不变。当上升沿到来且D=1时：各点电平如下，触发器置1。当上升沿到来且D=0时：各点电平如下，触发器置0。三具有异步复位、置位功能和多输入端的维持阻塞D触发器异步复位是指无论是在CP=1或是在CP=0期间，只要异步复位端=0都立即能将触发器复位（触发器输出Q=0），且当=0信号撤消后，触发器仍能保持”0“状态，直到下一个CP有效的边沿到来时为止；同样=0具有异步置位（触发器输出Q=1）功能。下图就是具有异步置位/复位端的维持阻塞D触发器。称异步复位端，称异步置位端。四边沿触发型触发器的动作特点从以上分析看出，边沿触发型触发器的次态仅取决于CP触发沿到达时输入信号的逻辑状态。为了使触发器可靠工作，输入信号应先于CP触发沿一个时间建立稳定的值，这段时间称为建立时间；并
