CS芯片规模装配的可靠性

《CS芯片规模装配的可靠性》由会员分享，可在线阅读，更多相关《CS芯片规模装配的可靠性（19页珍藏版）》请在金锄头文库上搜索。

1、CSP 装配的可靠性本文对三种芯片规模包装及其装配的可靠性进行比较。板面焊接点可靠性信息的获得对于芯片规模包装(CSP, chip-scale backage)的广泛实施是关键的。本文比较三个不同的CSP概念及其装配的可靠性。另外，将使用一个修饰的Coffin-Manson关系，对一个专门的温度循环范围，设计出有关几种低输入/输出(I/O)包装的焊接点可靠性的循环数据文献。由喷气推进实验室(JPL, Jet Propulsion Laboratory, Pasadena, CA)组织了一个微型BGA协会，来探讨有关包装类型、I/O数、PWB材料与类型和制造变量对品质和电路板可靠性的相互作用的技

2、术问题。这里呈现给大家的是来自这个课题的最新结果。小型化的趋势通孔(through-hole)和表面贴装(surface-mount)集成电路(IC)包装的预计用量根据市场的来源有很大的不同。来自BPA, UK的一项计划如图一所示。几个趋势是明显的。双排引脚包装(DIP, dual in-line package)预计用量上减少最多，从1996年的160亿在十年内减少到大约50亿，或者每年减少10亿。相反，表面贴装包装的用量，包括PQFP (plastic quad flat pack)，预计在下一个十年内会增加。预计在五年内增加70180亿，并且在另外的五年内几乎是稳定水平，只增加20亿。在

3、十年内，COB(chip on board)预计从50亿增加到130亿，图一中未显示出。CSP和倒装芯片(flip-chip)包装的用量上的增加是相同的。预计在2006年达到60亿。相反，在相同十年里BGA的增加预计是最小的，达到只有15亿的总用量。对BGA的预计表明也许这些包装只是一个踏步石，工业将更广泛地接受倒装芯片(flip chip)和芯片规模包装(CSP)，因为它们更好地满足小型化应用的要求。为什么采用芯片规模包装(CSP)？CSP的出现提供裸芯片(bare die)与倒装芯片(flip chip)的性能与小型的优势，具有标准芯片包装的优点。CSP设计成比芯片模(die)面积或周长大

4、 1.21.5 倍的包装。图二说明CSP的两个概念，包括具有1)柔性或刚性内插器和2)圆片级(wafer-level)成型与装配再分布的两种包装。包装达到如下的目的： 为回流焊接装配工艺提供与印刷线路板(PWB)焊盘冶金兼容的锡球和引脚。 重新把芯片模(die)紧密的间距分配成在PWB制造规范之内的间距水平。 由于小尺寸，不允许重大的重新分配；现在的低成本PWB制造限制了该技术的全面采用，特别是高输入输出(I/O)数。 防止芯片模的物理和阿尔发射线(alpha radiation)损坏，提供散热的载体。 用使芯颠片模居功能偶测试煎容易球。 若微型默BG秃A的称自我啄对中段(S悦el寨f-样Al

5、狐ig信nm蜻en凤t)矮者如图箩三所龄示，普用输出入输层出(拿I/飘O)经的可驴扩展硬性和吹制造纪的坚山固性摩，C惕SP压可分胳类成个栅格隙阵列徐和引塑脚型壁(无凶引脚秒型)存。列法出了朽每个糠类型侍的主卡要优写点/响缺点训。密宣间距浇(f恨in援e 脚pi第tc艘h)题栅格睬阵列歼可接宵纳更妇高的胸引脚击数，去与B挽GA绵类似热，它尤们具派有自翼我对楚中特柱性。泥对B蚊GA愧，包卫装贴础装要障求的劲放松孩已经甚广泛带地认湾为与右传统中的表坡面贴韵装包弄装比气较减斧少了笔焊接婚点的赴缺陷相。厨梢影响丛自我显对中山的主蚀要因覆素是定熔化虹的焊啦锡表早面张著力，农它提灯供在恼包装舱上到源焊盘糊的

6、拉俯力。者反作翅用力闸是包妇装的封重量反。对显PB院GA持，从垦共晶故锡球族产生啊的拉街力大糕于来硬自陶咏瓷B电GA宅(C尸BG破A)脉的部倦分熔柱化焊认接点各或者穿传统唱包装斩的锡支膏熔伪化的粒力。机因此四，P量BG粗A具捡有更户好的色自我宰对中夫。B讨GA泉锡球牛分布熔的对绸称性拣进一材步允滨许对测BG班A的殖X和离Y和匆旋转距位移纠。并暖对于脊栅格羊式C稻SP穿，熔黑化的念表面诞张力编比B泡GA讲小得踢多，昏因为飘它们勺具有积较低挽的锡成球量欧。这尊个较秧小的很表面奇张力起，配牵合C气SP拼较密在的间默距，牙可能栏阻碍再自我雁对中恩表现艇，特柄别对忧于重分的包薯装。汤CS屯P可丑能要塘求

7、比鹿50保-m两il最间距索的B透GA汽更紧忽的贴哈装精默度。婚 湿栅格窗CS她P显指示有些自我狐对中鼻，但喜是在敢最好毕的偏响移限纵制上呼存在元不和属谐：劈 事对于卧46已个I售/O推的栅觉格C佛SP伯，只修有2痕5%谋的偏交移是颠可接福受的成。可劈接受丈的偏安移对食于P拜BG唱A是箭62羊%，嘴对于修CB飞GA住是5汗0%皱。税No首re张ik贡a,边 S信ur蓬fa驾ce脑 M啄ou胀nt叙 I段nt竞er渗na贺ti决on丹al慢(S港MI批),雾 1拼99预7省 柱另一拿个研哀究者罩报告己一个惑80捧%的泰偏移真。(堆Pa切tr桑id粉ge莫, 心SM酸I 凭19告97偿) 苏据说甘

8、在1球6,围10渗0个辜焊接喷点中丑只有得两个息锡桥群，是票由于题外来悉材料弄，没添有来场自贴装装不扮准确恐的缺渔陷。倒该试盈验是丛一个舟定性宽研究串，其哑中3集00企个4危6 便I/漏O的苍CS牲P是鱼手放播的，龟回流厌；然更后刻燥画焊倦点缺裕陷(蝴Ba葬ue茅r,得 e裳t 例al环, 赏SM说I 见19师97顿)。得 肥在装钥配有怪44裳 I摧/O皆的C验SP婶包装拼的2垦00唇个装盯配中条，只塔检查闯到两纤个焊虫接点妙短路卫(H性un跳te扭r,券 a堆t 会al书, 弱CH漠IP便CO徐N 佩19觉98羽)。垂 竟当J庄PL装领导蔬的微稻型B丛GA砌协会签装配星30包个试挺验载绿体(

9、斧每个闭载体保都有抖四个护46洁 I触/O勾的C驱SP足)时皇，没草有观绢察到凭缺陷欣。 宰当八纯个具瞒有1判60剪 I絮/O生的C狭SP势有0徐.2脖mm怜的偏判移时锹，没哨有观漏察到艇缺陷战。这晨个是社针对壶0.撤45招0牧.2崖3 舍mm犁直径暗的焊踪盘布畜局(鼓IM丧AP气S,保 1渡99摘7,妥 p吨.2回56级)。坟志微电本子装夸配的典可靠税性偶临在包惯装附嚷着中舱一个墓主要办的损轰坏根仿源是叔改变用系统扩温度吓。当自系统盐没有争使用破时就肃关闭购电源罪造成应更多飘的循痰环。弟以前飞，电怕子硬降件通疼常长碎期地厨保持挖有点抽，其克结果秤是相徐对少址的温撇度循纷环，抬引起孟对由捷温度

10、信循环锹影响伐的焊严接点俗的关真注。听对焊铲接点惭的损凡坏最度通常标是由逗下面弦因素码引起推的： 耳包装讲与板兄之间岂总的剖温度赞膨胀事系数贷(C穷TE物, 齿co劳ef音fi鸦ci杏en屈t 测of丰 t确he盏rm恭al疫 e徐xp匆an报si它on轻)不栏匹配部，引鹿起应偿力。嫌包装办和板喘也可抗能在薄厚度彻上和凳表面哗积上合有温腊度梯布度。键 帖在元晒件与餐PW墙B焊岗锡附奇着之但间的馋局部已的C床TE袋不匹遗配。估寇陵减少滤元件怠与P筹WB静的C嚼TE么不匹询配可壳减少辩循环醒损坏劲，但盒是理径想的愁条件战决定蝇于元卧件、依PW库B和识焊锡堤的温峡度条惩件。贿具有奏比元武件的险CT膨

11、E稍维微较太高的洪、C帖TE遮经过幸修整撤的P塞WB卷材料职可能道是理撤想的羊，因设为，追通常逃，总黎的C训TE浓不匹队配占欧上风戴，有柏热源摩芯片剪模的掠元件霸比P嫂WB研较热沃。虑阔还有黎其它唤方法宗用来咬减少虽对焊谷接点港的损榨坏。缩底部筒充胶嫁(u跑nd卖er王fi澡ll提)的茄应用冶是一痰个常瓦见的劣技术急，广恶泛用亦于板独上芯夕片的胶直接堪附着县或者解当包偿装的纲引脚钢不牢各固时懂。其似它不稼太传游统的雁方法鼓目的此是要堵在包捉装内僚吸收华芯片潮模(衡di例e)茧与板助之间粒的C充TE柴不匹叫配，土或者膀外部堤地通质过应坦力吸含收机老构，醒减少监焊锡亮连接兽上的节应力超。这拖些方饲

12、法可驻能引丸起它龙们本厚身独矩特的丝损坏虫，因挺为最肯脆弱怒的连粪接现冷在从窑焊锡着转移窗到附泳着系咸统的彼其它利区域重。河CS给P装突配的矿可靠洞性跌篇表一汽分类醉了三凤个级乓别包欣装的饥装配辆可靠墙性。察它包滤括对客柔性乐或刚格性内你插件偏(i类nt抹er举po柔se恼r)乏的包柔装和订圆片远级包趟装(刊wa春fe虾r-转le胡ve冤l)鼠的可屈靠性女试验接数据旺。其弱失效护机制食的循牧环条抖件方线面总贯结如爬下。表一、CSP装配可靠性的数据包装类型简图(不按比例) 循环条件总循环数失效/样品I/O数参考(说明)-196160C-65150C-65150C-55125C-55125C5.8

13、周期/小时 130116375010001000无充胶*500600 0/30/460/784/78*0/781/83/8 1881884640 DiStefano, T., Fjelstad, J. (1996, April). Chip-scale packaging meets future design needs. Solid State Technology.Greathouse, S. (Feb. 1997). Chip-scale package solutions-The pros and cons. Proceedings of Second International C

14、onference on Chip-Scale Packaging. CHIPCON 97.*4/78 right after 1,000 cycles in leadLall, P. (May 1998). Assembly level reliability characterization of chip-scale packages. 48th Electronic Component & Technology Conference.*Internal TAB failure.0100C(温度冲击) 2000充胶900*无充胶PWB1.6mm NA220Ianzone, R. (Feb

15、. 1997). Ceramic CSP: A low cost, adptive interconnect, high density technology. Proceedings of Second International Conference on Chip-Scale Packaging, CHIPCON.*Private Communication 起温度攻膨胀围系数暴经过违吸收体的(识CT暮E-莲ab拳so序rb窜ed嫌)C尿SP饶渗表一筋显示趁了对周于一质个C屡TE犬不匹着配经隔过释蹦放的馒包装户的温屠度循容环试决验结念果。傻该包柏装使歌用象紧IC铲内部化连接统一样辽的T悉AB肥(t旗ap旁e-卵au瞧to恐ma监te叙d-锣bo睡nd烈)，湿一个泳有弹僻性的符内连企器和膊共晶沃锡球迹。这者个与避TA教B内瑞连接志的