《ise管脚约束设置参数详解.doc》由会员分享，可在线阅读，更多相关《ise管脚约束设置参数详解.doc（10页珍藏版）》请在金锄头文库上搜索。
1、ISE管脚约束设置参数详解（原创）ISE管脚约束设置参数详解 在ISE中，打开User Constraints中的Assign Package Pins就可以对设定的管脚进行约束。 打开了Xilinx PACK-Design Object List-I/O Pin其中参数设置如下I/O Name IO管脚名称，对应于module里输入输出管脚。I/O Direction设定输入(Input)还是输出（Output）管脚。Loc位于芯片的位置。Bank管脚位于的Bank块，当指定了Loc后，bank也就确定了。FROM:Spartan-3E FPGA 系列数据手册 P19I/O Std.I/O管
2、脚的电平标准。每个bank都可以随意设置为该器件支持的电平标准，不同的电平标准在一个bank中要注意它们的电平要一致，比如都为3.3v，电平可以为LVTTL、LVCOMS33。From:Spartan-3E FPGA 系列数据手册 P1617/下面介绍一下常见逻辑电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。voh(输出电压反转为高电平)VO-H。TTL：Transistor
3、-Transistor Logic 三极管结构。Vcc：5V；VOH=2.4V；VOL=2V；VIL=2.4V；VOL=2V；VIL=2.0V；VOL=1.7V；VIL=4.45V；VOL=3.5V；VIL=3.2V；VOL=2.0V；VIL=2V；VOL=1.7V；VIL=1.1V；VOL=0.85V；VIL=1.4V；VOL=1.2V；VIL=0.8VHSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要
4、求比较高(1%精度)。SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。HSTL和SSTL大多用在300M以下。RS232和RS485基本和大家比较熟了，只简单提一下：RS232采用12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示0，-12V表示1。可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。RS485是一种差分结构，相对RS232有更高的抗干扰能力。传输距离可以达到上千米/Driv
5、e Str.I/O管脚的驱动电流。 逻辑电平大小与输出电流强度大小的关系：From:Spartan-3E FPGA 系列数据手册 P19Termination终端结构（电阻上拉/电阻下拉/悬空）。PULLDOWN和PULLUP原语 数字电路有三种状态：高电平、低电平、和高阻状态。有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使其处于稳定状态，如图所示。FPGA的I/O端口，可以通过外接电阻上下拉，也可以在芯片内部，通过配置完成上下拉。上拉电阻是用来解决总线驱动能力不足时提供电流的；而下拉电阻是用来吸收电流；通过FPGA内部配置完成上下拉，能有效节约电路板面积，是设计的首选方案
6、。上、下拉电路示意图 上、下拉的原语分别为PULLUP和PULLDOWN。 1）PULLUP原语的例化代码 / PULLUP: 上拉原语（I/O Buffer Weak Pull-up） / 适用芯片：所有芯片 / Xilinx HDL库向导版本，ISE 9.1 PULLUP PULLUP_inst ( .O(O), /上拉输出，需要直接连接到设计的顶层模块端口上); / 结束PULLUP模块的例化过程 2）PULLDOWN原语的例化代码 / PULLDOWN:下拉原语（ I/O Buffer Weak Pull-down） / 适用芯片：所有芯片 / Xilinx HDL库向导版本，ISE
7、9.1 PULLDOWN PULLDOWN_inst ( .O(O), / 下拉输出，需要直接连接到设计的顶层模块端口上 ); / 结束PULLDOWN模块的例化过程（FROM: FPGA开发实用教程 第4节 Xilinx公司原语的使用方法 http:/ ）From:Spartan-3E FPGA 系列数据手册 P18当选择Keeper（悬空）的选项时，使总线悬浮而没有驱动电流，所有驱动翻转后保持上一个逻辑电平。SlewSlew Rate。信号的转换速率，可以理解为信号在某一点的斜率。它不是只针对时钟信号说的；诸如放大器的slew rate就是一个很重要的参数；而在数字电路里，它可能更常用于描
8、述芯片输入信号的变化率。在Xilinx的设计环境中，可以将输出信号的Slew rate设置成FAST或SLOW。当设置成FAST时，提高了信号变化的斜率，从而提高了信号的转换速率，但同时使脉冲信号的振铃增大。因此，除非万不得已，不要将输出信号的Slew rate设成FAST。skew选fast，IO转化时快，但电流大，功耗大。skew选slow，IO转化慢，但功耗小。: Y! P: v/ W* o$ h 查看器件的DC AC Switching特性手册有详细说明。默认设置IOSTANDARD=LVCMOS25SLEW=SLOWDRIVE=12Delay输入延时。加入延时可以减缓上升速度。BOTH、 IBUF、 IFD 、NONE这四个备选项IFDRegistered inputs 可编程的混合输入延迟单元：From:Spartan-3E FPGA 系列数据手册 P12Diff. Type参考资料：1） LVTTL与LVCMOS区别http:/
