《阶段性考核之一——组合逻辑电路设计实验.docx》由会员分享，可在线阅读，更多相关《阶段性考核之一——组合逻辑电路设计实验.docx（4页珍藏版）》请在金锄头文库上搜索。
1、阶段性考核之一组合逻辑电路设计实验阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一个实现两个一位二进制数相加的全加器电路学生姓名班级学号任课教师实验成绩完成时间实验题目设计一个实现两个一位二进制数相加的全加器电路实验目的本次实验要求学生用多种方案分别设计一个实现两个一位二进制数相加的全加器电路。其目的在于：1.使学生深入理解分立元件构成的组合逻辑电路设计过程；2.通过实验手段，使学生加深对典型集成中规模组合逻辑电路译码器和数据选择器实现逻辑函数这一知识点的理解。3.时初步锻炼学生的动手实践能力。具体实验要求1.用分立元件设计完成该功能电路。具体要求：（1）试用2输入与
2、非门芯片实现该电路；【要求指明所需芯片型号、功能和具体数量】（2）试用最少个数的芯片实现该电路。【要求指明所需芯片型号、功能和具体数量】（3）以上两方案只需用Multisim仿真软件仿真实现即可，无需到实验室进行实物搭接。但在该实验报告中要求必须有完整的设计过程和仿真电路图。2.用3线-8线译码器7LS138设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】3.用双4选1数据选择器74LS153设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】4.以上1、2、3规定的实现方案要求都要用数码管来显示十进制的计算结果。5.上述2、3两种方案的实现既要有Multisim仿真实验过
3、程，又要求到实验室进行实物搭接。在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。6.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。【收获、体会必须写！】设计过程一用分立元件设计完成两个一位二进制数全加器方案一：用2输入与非门实现1设计过程：【该部分打印报告时可留出足够的空白处手写完成，也可以电子版的形式直接书写到此处】2所用器件：【包括器件型号、功能及数量】3仿真实现过程：【仿真电路图可以以附表的形式在实验报告后面单附，此处描述仿真调试过程，1即：在调试时遇到了哪些实际问题，你是如何解决的？】方案二：用最少个数的芯片实现1设计过程：2所用器件：3仿真实现过程：二用3线-8线译码器7LS138设计完成该功能电路【方案三】1设计过程：2所用器件：3仿真实现过程：三用双4选1数据选择器74LS153设计完成该功能电路【方案四】1设计过程：2所用器件：3仿真实现过程：2实验心得3附录1：方案一仿真电路图4附录2：方案二仿真电路图5附录3：方案三仿真电路图6附录4：方案四仿真电路图7
