《篮球24S计时器设计数字电路综合实验设计》由会员分享，可在线阅读，更多相关《篮球24S计时器设计数字电路综合实验设计（13页珍藏版）》请在金锄头文库上搜索。
1、综合性、设计性实验报告 姓名 学号 专业 通信工程 班级 通信1101 实验课程名称 篮球24S计时器 指导教师及职称 潘学文 （助教） 开课学期 至 学年 学期 上课时间 2012 年 12 月 14 日 湖南科技学院教务处编印一、实验设计方案实验名称：篮球24S计时器实验时间：2012年12月14日小组合作： 是 否小组成员：1、 实验目的：掌握同步时序逻辑电路的设计方法。 掌握秒脉冲发生电路的设计。学会使用中规模集成芯片设计任意进制加减计数器。学会设计复位、控制、报警电路。2、 实验设备及材料： 数字电子技术实验箱 1台 与非门74LS00，非门74LS04，计数器74Ls161、74L
2、s192，555定时器3、 理论依据：24秒计时器的总体参考方案框图如图1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路简称控制电路等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。 图1 24秒计时器系统设计框图 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准但本设计对此信号要求并不太高故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。 译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光
3、二极管代替。主体电路： 24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器的倒数计时器开始进行倒计时，逐秒倒计到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。篮球竞赛24秒计时器实验电路如图2所示。 图2 篮球竞赛24秒计时器4、 实验方法步骤及注意事项：实验方法： 分单元模块的进行电路设计，然后把各个模块连接起来组成实验电路。实验步骤: 8421BCD码进制计数器的设计计数器选用集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加法计数器，它
4、采用8421码十进制编码，并具有直接清零、置数、加减计数功能。图1-1是74LS192外引脚及时序波形图。图中、分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。是异步并行置数控制端（低电平有效）， 、分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-D0是并行数据输入殿，Q3-Q0是输出端。74192的功能表见下表1-1所示。其工作原理是：当=1，CR=0时，若时钟脉冲加到端，且=图1-1 74LS192的引脚排列74LS192的功能表见表1-1所示。表1-1 74LS192功能表CPULDRD功 能1xxxxx0010111 清零置数 数加法计数减法计数CPD则计数器在预置数
5、的基础上完成加计数功能，当加计数到9时，端发出进位下跳变脉冲；若时钟脉冲加到端，且 =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时， 端发出借位下跳变脉冲。由74LS192构成的二十四进制递减计数器如下图1-2所示图1-2 8421BCD二十四递减计数器其预置数为N=（00100100）= (24)10。它的计数原理是 : 只有当低位 端发出借位脉冲时 , 高位计数器才作减计数。当高、低位计数器处于全零 , 且 为 0 时 , 置数端 =0, 计数器完成并行置数 , 在 端的输入时钟脉冲作用下 , 计数器再次进入下一循环减计数。 设计数码显示电路根据设计的要求采用74LS48译码
6、器来驱动共阴极数码显示管。74LS48芯片是一种常用的七段数码管驱动器，常用在各种数字电路和系统的显示系统中。74LS48和共阴极七段LED显示器如图2-1连接。这样连接74LS48可直接驱动共阴极LED数码管而不需像CC4511外接限流电阻。图2-1显示电路74LS48输入信号为BCD码，输出端为a、b、c、d、e、f、g共7线，另有3条控制线。LT()为测试端，低电平有效，当LT()=0时，无论输入端A、B、C、D为何值，ag输出全为高电平，使7段显示器件显示“8”字型，此功能用于测试器件。RBI()为灭零输入端,低电平有效。在LT()=1，RBI() =0，且译码输入为0时，该位输出不显
7、示，即0字被熄灭。但当译码输入不全为0时，仍能正常译码输出，使显示器正常显示。BIRBI是一个特殊的端口，有时作用于输入，有时作用于输出，在这里不多做介绍。74LS48功能表见表3-2。输入输出字形数字LT()RBI()A B C DBI/RBOa b c d e f g012345678911111111111XXXXXXXXX0 0 0 01 0 0 00 1 0 01 1 0 00 0 1 01 0 1 00 1 1 01 1 1 00 0 0 11 0 0 111111111111 1 1 1 1 1 01 1 0 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10
8、1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 10123456789消隐脉冲消隐灯测试X10X0XXXXX0 0 0 0XXXX0010 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 18表2-1 74LS48的功能表七短数码管的引脚图如图2-2所示，在使用时要注意是共阳还是共阴，其中3脚和8脚相连为公共端，因为此次设计是使用的共阴极数码管，所以在电路中接地，6脚为小数点引脚，在设计中没要求不需要对其处理。图2-2 七短数码显示管的引脚图时钟模块的设计为了给计数器7
9、4LS192提供一个时序脉冲信号,使其进行减计数,本设计采用555构成的多谐振荡电路(即脉冲产生电路),其基本电路如图2-6示.其中555管脚图如下图3-1示.由555工作特性和其输出周期计算公式可知,其产生的脉冲周期为: T=0.7(R1+2R2)C 。 因此,我们可以计算出各个参数通过计算确定了R1取15k欧姆,R2取68k欧姆,电容取C为10uF、C1为0.1uF,.这样我们得到了比较稳定的脉冲,且其输出周期为1秒. 图3-1 555管脚图 图3-2 555多谐振荡电路图辅助时序控制模块为了保证系统的设计要求 , 在设计控制电路时 , 应正确处理各个信号之间的时序关系。从系统的设计要求可
10、知 , 控制电路要完成以下四项功能 : 操作 “直接清零”开关时 , 要求计数器灭灯。 闭合 “启动” 开关时 , 计数器应完成置数功能 , 显示器显示24秒字样 ; 断开“启动”开关时 , 计数器开始进行递减计数。 当 “暂停 / 连续”开关处于 “暂停”位置时 , 控制电路封锁时钟脉冲信号 CP , 计数器暂停计数 , 显示器上保持原来的数不变 ，“暂停 / 连续” 开关处于“连续”位置时 , 计数器继续累计计数。 当计数器递减计数到零 ( 即定时时间到 ) 时 , 控制电路应发出报警信号 , 使计数器保持零状态不变 , 同时报警电路工作。如图4-1所示.图4-1 光电报警电路当计数到零时
11、,两计数器借位端输出多为低（0）,故本设计将高位片借位反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警信号,完成报警功能,而在递减计数时,端输出为高（1）,二极管不报警.图4-2是辅助时序控制电路图。 图 4-2 辅助时序控制电路图（时钟信号控制电路） 接 74LS192 的预置数控制端, 当开关 接地时 , =0,74LS192 进行置数 ; 当 接高电平时, =1,74LS192 处于计数工作状态 , 从而实现功能的要求，当然本设计只要将启动信号直接加到置数端，见图2-2。图2-8 是时钟脉冲信号 CP 的控制电路 ,控制 CP 的放行与禁止。当定时时间未到时 ,74
12、LS192 的借位输出信号路 , =1, 则 CP 信号受 “暂停 / 连 续” 开关的控制 , 当处于“暂停” 位置时 ,或门输出 0 , 计数器暂停计数 ; 当 处于 “连续”位置时 , 或门输出 1, 计数器在 CP 作用下 , 继续累计计数。 当定时时间到时 =0, D触发器备置 1,Q=0,此时计数器保持零状态不变。从而实现了功能、的要求。至于功能的要求, 可通过控制 74LS192 的异步清零端CR 实现。 实验电路连接 把各独立模块连接起来，形成完整的实验电路，电路如下图：电路测试 调试时应小心谨慎，电路安装完毕后，首先应检查电路各部分的接线是否正确，检查电源、地线、信号线、元器件的引脚之间有无短路，器件有无接错。再接入电路所要求的电源电压，观察电路中各部分器件有无异常现象。如果出现异常现象，应立即关断电源，待排除故障后方可重新通电。注意事项： 实验之前一定要仔细阅读实验指导书，熟悉各元器件的功能； 连接电路是要按照设计方案连接电路，避免出现电路连接错误； 一定要确认电路连接无误之后方可接通电源，以防止损坏电路元器件； 5 实验数据处理方法： 在操作直接清零开关时，要求计数器清零，数码显示器灭灯； 当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示
