《时序逻辑电路练习题》由会员分享，可在线阅读，更多相关《时序逻辑电路练习题（6页珍藏版）》请在金锄头文库上搜索。
1、-一、填空题1.根本RS触发器，当、都接高电平时，该触发器具有_功能。2D 触发器的特性方程为 _ ；J-K 触发器的特性方程为_。3T触发器的特性方程为。4仅具有置0、置1功能的触发器叫。5时钟有效边沿到来时，输出状态和输入信号一样的触发器叫_ _。6. 假设D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。7JK触发器J与K相接作为一个输入时相当于触发器。8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。9时序电路的次态输出不仅与即时输入有关，而且还与 有关。10. 时序逻辑电路一般由和两局部组成的。11. 计数器按部各触发器的动作步
2、调，可分为_计数器和_计数器。12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。13要构成五进制计数器，至少需要 级触发器。14设集成十进制默认为8421码加法计数器的初态为Q4Q3Q2Q11001，则经过5个CP脉冲以后计数器的状态为 。15欲将*时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器 个。16. 在各种存放器中，存放 N位二进制数码需要个触发器。17. 有一个移位存放器，高位在左，低位在右，欲将存放在该移位存放器中的二进制数乘上十进制数4，则需将该移位存放器中的数移位，需要个移位脉冲。18
3、*单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为 态，暂稳态为 态。19单稳态触发器有_个稳定状态，多谐振荡器有_个稳定状态。20单稳态触发器在外加触发信号作用下能够由状态翻转到状态。21集成单稳态触发器的暂稳维持时间取决于。22.多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_。23施密特触发器有_个阈值电压，分别称作 _ 和 _ 。24触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。25施密特触发器常用于波形的与 。二、选择题1. R-S型触发器不具有( )功能。A. 保持 B. 翻转 C.
4、 置1 D. 置02. 触发器的空翻现象是指A.一个时钟脉冲期间，触发器没有翻转B.一个时钟脉冲期间，触发器只翻转一次C.一个时钟脉冲期间，触发器发生屡次翻转D.每来2个时钟脉冲，触发器才翻转一次3. 欲得到D触发器的功能，以下诸图中唯有图A是正确的。4. 对于JK触发器，假设希望其状态由0转变为1，则所加鼓励信号是( )A.JK=0*B.JK=*0C.JK=*1D.JK=1*5. 电路如下图，D触发器初态为0，则输出波形为( B )。6. 以下触发器中不能用于移位存放器的是()。A.D触发器B.JK触发器C.根本RS触发器D.负边沿触发D触发器7.下面4种触发器中，抗干扰能力最强的是( )A
5、.同步D触发器 B.主从JK触发器C.边沿D触发器 D.同步RS触发器8. 为使触发器可靠地翻转，输入信号必须先于时钟信号有效，这段时间间隔称为( )。A.延迟时间 B.保持时间C.建立时间 D.转换时间9按各触发器的CP所决定的状态转换区分，计数器可分为计数器。A加法、减法和可逆B同步和异步C二、十和M进制10. 触发器是一种 。A、单稳态电路B、双稳态电路 C、无稳态电路11.至少( )片74197集成4位二进制计数器可以构成M=1212的计数。A. 12 B. 11 C. 3 D. 212555定时器组成的多谐振荡器属于 电路。A单稳B双稳C无稳13能起到定时作用的电路是A施密特触发器B
6、双稳态触发器C多谐振荡器D单稳态触发器14模为64的二进制计数器，它有位触发器构成。A.64B.6C.8D.3215555定时器电源电压为VCC，构成施密特触发器其回差电压为( )A. VCCB.VCCC.VCCD. VCC16.以下时序电路的状态图中，具有自启动功能的是( B )17.多谐振荡器与单稳态触发器的区别之一是( )A.前者有2个稳态，后者只有1个稳态B.前者没有稳态，后者有2个稳态C.前者没有稳态，后者只有1个稳态D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持18.555构成的单稳态触发器的触发脉冲宽度ti与暂稳态维持时间tw之间应满足()。A.titwD.没有关系1
7、9在以下各种电路中，属于时序电路的有。AROM B编码器C存放器 D数据选择器三、判断题1. 一个5位的二进制加法计数器，由00000状态开场，经过169个输入脉冲后，此计数器的状态为01001。2. 即使电源关闭，移位存放器中的容也可以保持下去。3. 所有的触发器都能用来构成计数器和移位存放器。4. 移位存放器74LS194可串行输入并行输出，但不能串行输入串行输出。5. 二进制计数器既可实现计数也可用于分频。6. 同步计数器的计数速度比异步计数器快。7. 同步计数器与异步计数器的主要区别在于它们部的触发器是否同时发生翻转。8. 由N个触发器构成的计数器，其最大的计数围是N2。9. 在计数器
8、电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。10. 计数器的异步清零端或置数端在计数器正常计数时应置为无效状态。11. 时序电路通常包含组合电路和存储电路两个组成局部，其中组合电路必不可少。12. 任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。13. 自启动功能是任何一个时序电路都具有的。14. 一组4位二进制数要串行输入移位存放器，时钟脉冲频率为1kHZ，则经过4ms可转换为4位并行数据输出。15. 假设4位二进制减量计数器的初始状态为1000，则经过100个CP脉冲作用之后的状
9、态为0100。16. 当用异步清零端来构成M进制计数器时，一定要借助一个过渡状态M来实现反应清零。17. 当用同步清零端来构成M进制计数器时，不需要借助过渡状态就可以实现反应清零。18. 假设用置数法来构成任意N进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的围。19. 无论是用置零法还是用置数法来构成任意N进制计数器时，只要是置零或置数控制端是异步的，则在状态循环过程中一定包含一个过渡状态；只要是同步的，则不需要过渡状态。四、分析设计题1、分析以下图所示时序电路的逻辑功能。要求：1写出电路的驱动方程、状态方程和输出方程； 2画出电路的状态转换图，并说明电路能
10、否自启动。2、JK触发器及CP、J、K、的波形分别如图37a、b所示，试画出Q端的波形。设Q的初态为03、D触发器及输入信号D、的波形分别如图38a、b所示，试画出Q端的波形。设Q的初态为04、设以下图中各触发器的初始状态皆为Q=0，试求出在CP信号连续作用下各触发器的次态方程。5、分析以下图中的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表如表43所示。6、分析以下图中的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74161的功能表如表44所示。7、以下图是由两片同步十进制可逆计数器74LS192构成的电路，74LS192的真值表如附表所示
11、。求：1、指出该电路是几进制计数器； 2、列出电路状态转换表的最后一组有效状态。8、试分析以下图中所示电路，说明它是几进制计数器。1、解：1驱动方程：， 状态方程：， 输出方程：2状态转换图如附图所示。电路能够自启动。2、解：Q端的波形如以下图所示：3、解：Q端的波形如图381：4、解：5、解：七进制计数器。6、解：这是一个十进制计数器。7、解：1、22进制计数器； 2、最后一组有效状态是：00100001。8、解：这是使用整体反应置零法构成的计数器。当计数器计到时，检测门输出0，74161异步置零。因此该计数器的有效状态是从0000000010101101，中间无空缺状态。因此该计数器是一个模174计数器。. z.
