《抢答器毕业设计论文.docx》由会员分享，可在线阅读，更多相关《抢答器毕业设计论文.docx（38页珍藏版）》请在金锄头文库上搜索。
1、摘 要随着计算机技术和电子技术的迅速发展，现在的抢答器的功能越来越强，准确性和可靠性也越来越高。大部分传统的抢答器都是基于数字电路构成的，不仅制作过程复杂，而且可靠性和准确性较低，还有成品面积大，安装、维护困难等问题。近年来电子技术得到迅速发展，使得电子系统的设计者利用EDA软件，就可以独立设计所需的专用集成电路（ASIC）器件，现在利用现场可编辑逻辑门阵列（简称FPGA）制作的抢答器，不仅制作过程简单，而且准确性也更高。本设计的主芯片是EP2C35F672C8，系统由组别判断电路、分频电路、倒计时电路、抢答判别电路、扫描信号产生电路、信号匹配电路和显示电路组成。该抢答器可以容纳四组八位选手同
2、时参与抢答，系统具有清零功能和倒计时功能。经编译和仿真所设计的程序，并下载到开发系统上进行调试验证，最终完成抢答器的设计。 关键词： 电子设计自动化；可编程逻辑门阵列；抢答器 AbstractWith the development of electronic technology and electronic technology ，the Responder is now more powerful, more and more high reliability and accuracy. Most of the previous Responder composed of digital
3、 circuits based on the traditional. Complex production process, and the accuracy and reliability is not high, finished area, installation, maintenance difficulties. The rapid development of electronic technology in recent years, Electronic system designers use EDA software, it can be designed indepe
4、ndently required special circuit (ASIC) devices. Now design and implementation of the multiplex responder based on FPGA, the production process is not only simple, but accuracy is also higher.The design of the main chip is EP2C35F672C8, the system judgment circuit by a group of the frequency divider
5、 circuit, the countdown circuit, answer determination circuit, the scanning signal generating circuit, a signal matching circuit and the display circuit. The Responder can accommodate four groups of eight players to participate simultaneously answer, the system has a clear function and countdown fun
6、ctions. The compilation and simulation of the design process, and downloaded to the development system to debug validation, the final completion Responder design. Key words: EDA；FPGA；Responder目录摘 要IAbstractII1 绪论11.1 前言11.2抢答器研究的背景与意义11.3 抢答器的研究现状11.4 系统设计要求22 抢答器总体设计方案32.1 系统总体方案设计32.2 FPGA的简介32.2.
7、1 FPGA的结构与工作原理42.2.2 FPGA的特点42.3 FPGA的开发流程52.4 关于VHDL73 抢答器的系统设计方案和主要模块设计93.1 系统具体方案设计93.2 主要模块设计103.2.1 组别判断模块103.2.2 抢答判别模块103.2.3 倒计时模块113.2.4 扫描信号产生模块113.2.5 数码管位信号与段信号匹配模块123.2.6 显示模块123.2.7 分频模块134 抢答器的程序设计与实现144.1 组别判断模块程序设计与仿真144.2 抢答判别模块程序设计与仿真154.3 倒计时模块程序设计与仿真184.4 扫描信号产生模块程序设计与仿真204.5 数码
8、管位信号与段信号匹配模块程序设计与仿真214.6 显示模块程序设计与仿真224.7 分频模块程序设计234.8 顶层电路的设计与仿真245 结论25致 谢26参考文献27附录 系统原理图28附录 源程序清单29IV1 绪论1.1 前言抢答器在各种智力竞赛中经常被使用到，也有些电视节目利用抢答器来提高节目的可看性，调动观众的参与热情。抢答器要求能准确判断和显示第一抢答信号并进行锁存，为了保证各种智力竞赛、比赛的准确性和公正性，对抢答器的研究有着其重要的意义。1.2抢答器研究的背景与意义 现在计算机技术和电子技术正在高速发展，而集成电路的生产工艺也不断提高，这使得电子产品的更新换代越来越快。其中以
9、数字电路系统设计的电路规模更大，集成度更高，而且设计周期较短，灵活性也更强，面对不同的用户，能很方便地修改和迅速升级。现在，EDA（电子设计自动化）技术的广泛应用使得电路的设计者能在开发平台上使用HDL或画电路原理图的方式设计电路，这大大提高了电路设计的效率。因此，EDA技术已经成为现代电子设计工程师必须掌握的技术。通过查阅资料，理论设计，软件编程、调试等过程，了解和掌握利用FPGA芯片设计一个系统的一般方法。巩固和运用在电子技术基础等课程中所学理论知识，提高自己的自学能力和动手能力，为以后从事相关工作打下基础。随着现代科学技术的迅猛发展和经济全球化的的加强，EDA技术愈发重要。因此，研究基于
10、FPGA的多路抢答器，有着非常现实的意义。1.3 抢答器的研究现状抢答器一直广泛应用于各种知识或智力竞赛场合。但目前所使用的抢答器实现方案主要有两种实现方案：一种是用单片机，单片机具有实现起来比较灵活的特点，但是如果抢答组数太多，会存在I/O口不足的问题；另一种是利用小规模数字逻辑芯片和触发器来实现，这种方法虽然设计思路相对简单，但是电路可靠性比较低，而且实现起来也比较复杂。随着电子技术和计算机技术的不断发展，EDA技术应运而生。它的出现使电子系统的设计更加方便，同时使应用系统向着更小型化，更快速，重量更轻的方向发展。 它的出现很大程度上减轻了设计者的工作强度，并且提高了电子系统的设计效率。1
11、.4 系统设计要求本设计的主要任务是设计并实现基于FPGA的多路抢答器。该抢答器可以容纳四组八位参赛者同时抢答，每位参赛者设置一个按键以供使用。设置抢答使能信号，当此信号有效时，系统允许抢答。设置倒计时信号，当它为高电平时，系统进行20秒倒计时，当它为低电平时，倒计时停止。系统复位后，可以开始进行抢答并进行20秒倒计时，若有参赛者按下抢答开关，则抢答器能判断出第一抢答者并显示该组组号，同时使其他组参赛者的抢答按键无效。若倒计时时间为0时还是无人抢答，则会报警。系统具有清零复位功能。当清零复位信号有效时，抢答器对前一轮抢答的结果进行清零，恢复为初始状态。2 抢答器总体设计方案2.1 系统总体方案
12、设计本设计主要实现判断第一抢答者，抢答倒计时和显示组号等功能。按系统需要实现的功能要求，系统总体框图如图2.1所示：1KHz扫描信号模块使能LED位信号清零抢答判别模块信号匹配模块组别判断模块译码显示模块按键键倒计时模块停止1Hz报警LED图2.1 系统总体设计框图软件部分则通过QuartusII9.1软件，用VHDL语言来实现多路抢答器的主要功能。2.2 FPGA的简介FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在20世纪80年代中期发展起来的一种可编程器件1。与PAL（Programmable Array Logic，可编程阵列逻辑）、GA
13、L（Generic Array Logic，通用逻辑阵列）和CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）等器件相比，它具有最高的集成度，最丰富的特性和最高的性能。FPGA中可以包含几万至几百万的LUT和触发器，所以它能实现的系统功能更强也更复杂。FPGA的出现解决了以前那些可编程器件门电路数不足的缺点，同时它作为专用集成电路（Application Specific Integrated Circuit，ASIC）领域中的一种半定制电路，还很好的解决了定制电路不足的问题。通过开发设计，上至CPU，下至简单的门电路设计都可以使用FPGA来实现
14、。FPGA作为一种新型的高密度可编程逻辑器件，它采用互补金属氧化物半导体CMOS（Complementary Metal Oxide Semiconductor）工艺制成，所以它的功耗很低。FPGA掉电后数据就会消失，所以每一片FPGA芯片都需要配置一片EPROM芯片，只要将程序下载到EPROM中，上电后会自动加载到FPGA芯片中，所以，FPGA无需专门的FPGA编程器，使用通用的EPROM编程器就行。当需要修改FPGA的功能时，只需更换一片EPROM即可，这样，FPGA芯片就能被反复使用，而且使用起来非常灵活。2.2.1 FPGA的结构与工作原理FPGA采用了逻辑单元阵列LCA（Logic
15、Cell Array）这样一个概念2，它主要由可编程逻辑模块CLB（Configurable Logic Block）、可编程输入/输出模块IOB（Input Output Block）和可编程内部连线PI（Programmable Interconnect）这三部分组成。可编程逻辑块CLB是FPGA实现用户功能的基本逻辑单元。构成CLB的基础是逻辑单元LC（Logic Cell），一个LC中包括4个输入LUT、进位及控制逻辑和一个D触发器。可编程输入/输出模块IOB通常分布在器件的周围，是芯片与外界电路的接口部分，通过编程配置引脚功能为输入、输出或双向输入/输出功能，并为FPGA器件引脚与内部逻辑阵列之间提供连接资源。 可编程内部连线PI由可编程开关矩阵与各种长度的金属连线组成，可通过编程，将内部可编程逻辑块之间及可编程逻辑块与可编程输入/输出块之间相互连接起来，FPGA芯片内部有着丰富的布线资源， 可以满足各种复杂系统的需要。FPGA芯片的设计原理主要是采用查找表来实现逻辑函数。在FPGA中，LUT和数据选择器的主要作用是实现组合逻辑功能，而触发器是实现时序逻辑功能的基本电路。LUT的本质就是
