《上、下拉电阻作用》由会员分享，可在线阅读，更多相关《上、下拉电阻作用（3页珍藏版）》请在金锄头文库上搜索。
1、上拉电阻,下拉电阻的含义,作用及选用原则2010-02-19 13:34上拉电阻,下拉电阻的含义,作用及选用原则 在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。1、定义： 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流弱强只是上拉电阻的阻值不同，没有什么严格区分 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的， 上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。2、为什么要使用拉电阻：一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在不被触发
2、的状态或 是触发后回到原状态，必须在 IC 外部另接一电阻。数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态， 可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O 端口的输出类似于一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上 C 拉电阻，也就是说，如果该端口正常时为高电平， C 通过一个电阻和地连接在一起的时候，该电 阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测
3、低电平 的输入。上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来 吸收电流的，也就是灌电流。3. 上拉电阻的作用：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为 3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。OC门电路必须加上拉电阻，才能使用。为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻 抗，提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干扰（MOS器件为高输入阻抗，极容 易引入
4、外界干扰）。芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。（二）上拉电阻阻值的选择原则包括:从节约功耗及芯片的灌电流能力考虑应当足够大：电阻大，电流小。从确保足够的驱动电流考虑应当足够小：电阻小，电流大。对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。（三）对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考 虑以下
5、几个因素：驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大， 设计是应注意两者之间的均衡。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择 以能够向下级电路提供足够的电流。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的 电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保 在零电平门槛之下。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形 成 RC 延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的
6、需求。（四）下拉电阻的设定的原则和上拉电阻是一样的。OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V（低于 此值为低电平）；2V（高电平门限值）。选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉 不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最
7、大阻值，再大就拉不 到2V 了。选10K可用。COMS门的可参考74HC系列。设计时管子的漏电流不可忽略，IO 口实际电流在不同电平下也是不同的，上述仅仅是原理， 一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的 电流喂给了级联的输入口，高于低电平门限值就不可靠了）+ 上拉电阻：将某输出电位点采用电阻与电源 VDD 相连的电阻。因为输出端可以看作是具有内阻的电 压源，由于上拉电阻与VDD连接，利用该电阻的分压原理（一般上拉电阻比输出端内阻大得多，至 于该阻值的大小见上拉电阻的选取原则），从而将输出端电位拉高。如果电平用OC（集电极开路，TTL）或OD（漏极
8、开路，COMS）输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降 太高），就可以用上拉电阻提供电流分量，把电平“拉高”。（就是并一个电阻在IC内部的上拉 电阻上， 让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）一般 CMOS 门电路输出不能给它悬空，都是接上拉电阻设定成高电平。下拉电阻：和上拉电阻的原理差不多，只是拉到 GND 去而已，那样电平就会被拉低。 下拉电阻一 般用于设定低电平或者是阻抗匹配（抗回波干扰）。上拉电阻的工作原理电路图如上图所示，上部的一个 Bias Resaitor 电阻因为是接地，因而叫做下拉电阻，意思是将电 路节点A的电平向低方向（地）拉；同样，图中下部的一个Bias Resaitor电阻因为接电源（正）， 因而叫做上拉电阻，意思是将电路节点A的电平向高方向（电源正）拉。当然，许多电路中上拉电 阻和下拉电阻中间的那个12k电阻是没有的或者是看不到的。上图是RS 485/RS 422总线上的， 可以一下子认识上拉电阻和下拉电阻的意思。但许多电路只有一个上拉电阻或下拉电阻，而且实际 中，还是上拉电阻的为多。
