《(完整word版)组原课设：4PPM码编码器设计与实现.doc》由会员分享，可在线阅读，更多相关《(完整word版)组原课设：4PPM码编码器设计与实现.doc（14页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空航天大学课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：4PPM码编码器设计与实现院（系）：计算机学院专 业：网络工程班 级：84010201学 号：姓 名： 指导教师：完成日期：2011年01月14日 目 录第1章 总体设计方案11.1设计原理11.2设计思路12.2设计环境2第2章 详细设计方案32.1 方案图的设计与实现32.1.1器件的选择与引脚锁定32.2 功能模块的设计与实现42.2.1寄存器模块的设计与实现42.2.2译码电路模块的设计与实现42.2.3计数器控制模块设计及实现52.2.4数据并串转换输出的模块设计及实现62.3 仿真调试6第3章
2、编程下载与硬件测试83.1 编程下载83.2 硬件测试及结果分析8参考文献10附 录（电路原理图）11-12- 第1章 总体设计方案第1章 总体设计方案1.1设计原理4PPM脉冲位置调制通信技术作为一种新兴的通信技术，具有编码简单、能量传输效率高的优点。它的原理是被编码的二进制数据流每两位组合成一个数据码元组（DBP），其占用时间Dt=500ns，再将该数据码元组（DBP）分为4个125ns的时隙（chip），根据码元组的状态，在不同的时隙放置单脉冲。由于4PPM通信依赖信号光脉冲在时间上的位置传输信息，所以解调时先保证收发双方时隙同步、帧同步，然后根据脉冲在500ns周期中的位置解调出发送数
3、据。其编码过程的输入、输出数据的对应关系可用表1.1作简要概括：表.输入码元输出码元要求串行输入输出，所以对信息设计编码需要先将其分组，进行串并转换后将其编码再转换输出。1.2 设计思路既然4PPM码编码是根据脉冲在一个码元组周期中的位置来进行编码的，则可以将一个码元组周期中的两个时隙进行分别标记，例如用0，1分别来代表码元组的第一，二时隙。如果脉冲存在于某个时隙中则将该时隙对应的标记值寄存下来，供后续模块处理。针对上述提出的问题，数据信息的串并转换可以通过移位寄存器实现，转换后将其每组并行输入到译码器中编码并输出，然后将已编码的并行数据送到数据选择器中，通过计数器将数据依次输出。2.2 设计
4、环境硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。EDA环境：Xilinx foundation f3.1设计软件。如图1.1，1.2所示：图 1.1 Xilinx foundation f3.1设计平台图 1.2 COP2000计算机组成原理集成调试软件 第2章 详细设计方案第2章 详细设计方案2.1 方案图的设计与实现计数器OutputInput数据选择器译码器寄存器图2.1 4PPM编码器方案图2.1.1器件的选择与引脚锁定（1）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XC
5、V200软件中可用芯片。（2）引脚锁定图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。 表2.1信号和芯片引脚对应关系图形文件中的输入/输出信号XCV200芯片引脚信号INPUTP073CLKP103CLK1P213OUTPUTP1102.2 功能模块的设计与实现由方案的设计图可知，该设计方案可以分为四个模块：寄存器模块、译码电路模块、计数器控制模块、数据并串转换输出的模块。下面对每个模块进行详细叙述：2.2.1寄存器模块的设计与实现 此模块实现将输入的信息分组并进行编码并行输出。通
6、过两个D触发器连接成移位寄存器可以存储数据并实现串行数据到并行数据的转换。图2.2 寄存器模块2.2.2译码电路模块的设计与实现此模块就是将两位二进制数据转化成4PPM码，即00、01、10、11，分别对应1000、0100、0010、0001。这个过程类似一个二四译码器。图2.3 译码电路模块图 对译码器进行仿真，这里用并行输入输出方式。图2.4 译码电路模块仿真波形2.2.3计数器控制模块设计及实现在此过程中采用了四位二进制计数器，有四个T触发器构成，它可以实现四位计数功能，并且循环计数图2.5 计数器控制模块图2.2.4数据并串转换输出的模块设计及实现本设计中的数据输入是已经编译完成的并
7、行数据，送入数据选择器，通过门电路构成的4选1数据选择器进行选择输出完成并串转换。图2.6 数据并串转换输出的模块 2.3 仿真调试仿真调试主要验证设计电路的逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，在本设计的仿真中共有3个输入，即INPUT、CLK、CLK1和一个输出OUTPUT。（2）功能仿真结果与分析 功能仿真波形结果如图2.7所示，对比图2.4的并行输入输出可以看出功能仿真结果是正确的，进而说明电路设计的正确性。图2.7 4PPM编码器功能仿真波
8、形 第3章 编程下载与硬件测试第3章 编程下载与硬件测试3.1 编程下载将得到的*.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2 硬件测试及结果分析4PPM编码器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。表3.1引脚与实验板对应关系图形文件中的输入/输出信号XCV200实验板INPUTK0：0CLKK1：0CLK1K2：0OUTPUTA0 将编译的bit文件下载到实验箱后，根据电路的引脚与实验板的对应关系，可以用实验板控制输入的信号，将表3.2中的信号通过实验板控制输入。表3.2待输入
9、信号及应输出信号输入信号输出信号INPUT 00DATAO1000CLK11CLK101INPUT01DATAO0100CLK11CLK101经过试验箱输入上述待输入信号后,可以验证输出结果是正确的.硬件测试如图3.1所示。图3.1 硬件测试 参考文献参考文献1 马群生、温冬婵等.微计算机技术.北京:清华大学出版社,20032 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20063 唐朔飞.计算机组成原理.北京:高等教育出版社,20024 曹昕燕. EDA技术实验与课程设计M.北京：清华大学出版社，20065 范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大
10、学出版社，20066 侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计。西安：西安电子科技大学出版社，19997 杜建国。Veriling HDL 硬件描述语言。北京：国防工业出版社，20038 林灶生，刘绍汉。Verilog FPGA 芯片设计。北京：北京航空航天出版社，2006 附 录附 录（电路原理图）课程设计总结： 两周的课设使我对Xilinx foundation平台有了深刻的了解，而且现在也可以比较熟练的应用了，这是一个很大的收获，增加了自己的计算机硬件知识，也培养了自己对计算机硬件的兴趣。在设计过程中遇到了许多困难和问题，但解决的同时也给自己带来了喜悦和成功感，在电路设计过程中自己独立思考，独立完成电路设计和连接，使自己的独立做事情的能力增强，因为我平时有点马虎，这次课程设计我又尝到了教训，就是最开始的时候没有把题目要求理解好，对此我常生了很大的困扰。我以后一定会尽力改正这个不好的习惯。总的来说，这次课程设计，是一次很好的锻炼机会。除了加强对所学知识的理解及运用能力之外，也弥补了平常学习的实践环节缺陷，充分锻炼了我们的动手实践能力及全局思维能力和设计复杂电路的能力。真诚的感谢老师这两周给予的耐心的指导与帮助，让我在设计电路的时候少走了许多弯路，最终顺利的完成本次课程设计。指导教师评语：指导教师(签字)： 年 月 日课程设计成绩
