《课程设计二锁相环设计》由会员分享，可在线阅读，更多相关《课程设计二锁相环设计（17页珍藏版）》请在金锄头文库上搜索。
1、 桂林电子科技大学课程设计论文 第17页 共17页引言锁相环路（PLL）是一种能跟踪输入信号相位的闭环自动控制系统。它在无线电技术的各个领域得到了很广泛的应用。最初，DeBellescize于1932年提出同步检波理论，首次公开发表了对锁相环路的描述，但并未引起普遍的重视。直至1947年，锁相环路才第一次应用于电视接收机水平和垂直扫描的同步。从此，锁相环路开始得到了应用。由于技术上的复杂性以及较高的成本，应用锁相环路的领域主要在航天方面，包括轨道卫星的测速定轨和深空探测等。性能要求较高的精密测量仪器和通信设备有时也用到它。到70年代，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集
2、成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能主件，这就为锁相技术在更广泛的领域应用提供了条件。至今，普遍应用锁相技术的主要有调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等等。随着数字技术的发展，相应出现了各种数字锁相环路，它们在数字信号传输的载波同步、位同步、相位解调等方面发挥了重要的作用。锁相环路所以能得到如此广泛的应用，是由其独特的优良性能所决定的。它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。它具有调制跟踪特性，可制成高
3、性能的调制器解调器。它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。1 锁相环的基本知识1.1 锁相环的原理锁相环就是自动控制完成同步。能够实现两个电信号相位同步的自动控制系统叫做锁相环路，简称锁相环。锁相环是一个系统跟踪另一个系统的装置，更精确的说，就是一个系统中由振荡器产生的输出信号在频率和相位上与参考信号或输入信号同步。当输入信号和环路的输出信号存在相位差的时，在锁相环控制机构的控制下，VCO的输出信号和PD的输入信号的相差减至最小。因此，在这个控制系统中，输出信号相位其实是锁定到参考信号或输入信号的相位上的。故此称为锁相环。锁相环是一个行为自动跟踪系统因而当环路锁定时，不存在
4、输入信号和输出信号的频率差，只存在如前所说的最小相位差。图1所示为最基本的锁相环（PLL）方框图。PLL包括三个基本部件：鉴相器PD、环路滤波器LF、压控振荡器VCO。图 1-1鉴相器是相对比较装置，他将输入信号和参考信号的相位进行比较，产生对应于两个信号的相位差的误差电压。环路滤波器的作用是滤除中的高频成分和噪音，以保证环路的性能，增加环路的稳定性。压控振荡器受控制电压的控制，使压控振荡器的频率向参考信号的频率靠近，也就是是差拍频率越来越低，直到消除频差而锁定。不同类型的锁相环，性能差异较大。大多数锁相环系统使用VCO很相似。LF一般分为RC积分滤波器、RC比例积分滤波器和有源滤波器。LF类
5、型不同，环路特性也有差异。1.1.1 鉴相器PD有线性和数字两种类型。线性为模拟比较型：数字型为逻辑电路，例如与异门鉴相器。PD是PLL中很关键的一个部件，主要指标有：鉴相特性、鉴相增益和工作频率及输出阻抗。模拟鉴相器：PD的鉴相器特有正弦型、三角形和锯齿形等等多种。PD可以看做一个乘法器。假设鉴相器的输入信号和输出信号的顺势值是互为正交的正弦波信号，并且具有相同的频率： 则PD输出信号为： 式中：、分别为和的幅度； 、分别为和的初相位； 为PD自身的增益系数。上式揭示了是交流和直流成分的叠加。交流成分几乎完全被LF滤掉，因此只考虑直流或者的平均成分，上式变为： 式中：表示鉴相器的鉴相增益，单
6、位为V/rad； 表示两个信号的相位差。对于在鉴相器中输出信号漏入输入信号的现象。泄露增加了LF的负担，同时因为LF滤除能力的限制，使得VCO输出信号变成了输入的调制信号，降低了输出信号的频谱纯度、增大了输出信号的相位抖动。鉴相器的工作频率决定了锁相环能工作的最高输入频率。这种鉴相器可以在很低的频率下工作，同时，不采用变压器，输出电压较大，并且有良好的温度特性，应用十分广泛。数字鉴相器：由数字电路组成的鉴相器叫数字鉴相器。主要由门电路和触发器构成。TTL、CMOS集成电路中的与门、与非门、或门、或非门、同或门、异或门、D触发器以及RS触发器等都可以直接用作数字鉴相器。单片PLL集成电路CD40
7、46中有2个数字鉴相器；异或门鉴相器PD1和边沿触发型鉴相器PD2。PD1：异或门鉴相器。下图是异或门鉴相器的鉴相特性：图 1-2由图可见，异或门鉴相器具有三角形鉴相特性，其鉴相增益为 图 1-3PD2:触发式鉴相器。鉴相特性见下图：图1-3如图所示，用两个输入脉冲信号去触发一个触发器，触发器的输出脉宽代表了两个输入脉冲相位差的信息。触发器输出脉冲滤波后呈直流，直流大小就代表了两个脉冲的相位差。1.1.2 环路滤波器LF的作用如前所述，常见的LF有三种，其彻底函数以及频率特性如下：1、RC积分滤波器传递函数为： 式中：为滤波时间常数。将代人上式得到频率响应为： 2、无源比例滤波器传递函数为：
8、式中： 频率响应为： 3、有源滤波器 传递函数为： 式中： 频率响应为： 相比而言，有源滤波器有突出的优点：（1） 对直流输入有A倍放大；（2） 当A1时，有源比例滤波器为理想环路滤波器。1.1.3 压控振荡器压控制振荡器（VCO），是输出信号频率随输入控制电压变化的振荡器。1、 VCO的技术要求（1） 中心频率及频率变化范围（2） 频率稳定度（3） 相位噪声（4） 压控线性度（5） 压控灵敏度控制压控频率的变化，通常可以：（1） 改变振荡器的元件参数（2） 改变振荡器的器件参数（3） 改变定时元件的参数2、 VCO的数学模型VCO是一个电压频率变换装置。在环路中作为被控振荡器，它的振荡频率应
9、随输入控制电压线性变化，其变换关系为： 式中：是受控后的瞬时角频率；为压控灵敏度。下图示出了VCO的控制特性曲线，实线为实际控制特性。可见，在以 为中心的一个区域内，两者是吻合的。在分析环路时看作线性部件。在实用的压控振荡器的控制特性中，大部分为正值，但也有少数为负值，在使用时一定要主要和PD的特性合理匹配，否则无法构成相位负反馈系统。对VCO，有： 转化成S域则有： 环路输出的相位实际上是输入控制电压对时间的积分，所以VCO是一个理想的积分环节。其控制电压输出频率（）特性曲线如下：图1-41.2 CD4046的工作原理过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD
10、4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。下图是CD4046的引脚排列，采用16脚双列直插式，各引脚功能如下： 图1-51脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号
11、输入端。15脚内部独立的齐纳稳压管负极。图1-6是CD4046内部电原理框图，主要由相位比较、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。 图1-6比较器是一个或门，产生相位差信号（相位比较器1输出），并在压控振荡器的输出信号中心频率处保持90相移不变。只要输入信号和比较信号（占空比都为50%）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信号的频率，这也是锁相环锁相的本质。输入和输出信号的波形如图1-7所示。图1-7相位比较器是边缘触发的数字存储网络，产生相位差信号（相位比较器2输出）和锁定信号（相位脉冲输出），并在压控振荡器的输出信号中心频率处保持 0相移不变
12、。只要输入信号和比较信号（与占空比无关）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信号的频率。波形如图1-8所示。 图1-8压控振荡器（VCO）产生的信号从VCO OUT 输出，振荡频率由压控振荡器输入信号（VCO IN）和6、7管脚间的电容和11、12管脚上接的电阻共同确定，当外围参数确定后，振荡频率的大小与压控振荡器输入信号成线性关系。 源极跟随器通过外接10k以上的电阻接地。当INHIBIT 输入端信号为高电平时，就会屏蔽压控振荡器和源极跟随器来减小功耗。齐纳二极管主要起稳压作用。 4046有以下主要特点： (1) 较宽的电源电压范围（3.018V）； (2) 低功耗（70
13、A）； (3) 振荡频率高且稳定（1.3MHz）； (4) 频率温度漂移小； (5) VCO输出线性好（1%）。2 锁相环的设计2.1 时钟提取锁相环由锁相环原理及CD4046芯片工作原理，采用CD4046和74LS04共同组成。其中74LS04功能是为提高4046的负载能力。由实验电路图确定参数。 图21实验原理图2.2 仿真设计 在ISIS 7 Professional软件上输入如图22.1的原理图，仿真看其波形， 图22.1仿真原理图 图22.2波形仿真图3 电路板的测试3.1 芯片功能测试首先接好线路，将示波器接到实验板上，接入5V电压，示波器1通道接输出（移相出），2通道用探针测量C
14、D4046的4脚（VCO出）、9脚（VCO入）、LF出。测出数据有VCO出为方波，波形如实验报告纸，=4.9V；移相出和VCO出同步，频率稍小，为4.8V；LF出为2.10V，波形在高低电平转换时出现杂音；VCO入也为2.10V，高低电平转折无明显杂音。测量数据如附上的实验纸。由芯片理论上说补偿电压为1.65到2.2V。VCO入为2.1V，符合芯片理论，所以VCO工作在正常状态下。3.2 捕获范围和同步范围测试测量数据表： （输入5V）同步范围测试（由锁住到失锁）次数同步范围上限（kHz）同步范围下限（kHz）同步值（kHz）同步平均值（kHz） 1378.84237.10141.74141.772378.88237.09141.793378.86237.09141.
