《四位二进制计数器.doc》由会员分享，可在线阅读，更多相关《四位二进制计数器.doc（21页珍藏版）》请在金锄头文库上搜索。
1、沈阳理工大学成 绩 评 定 表学生姓名班级学号专 业通信工程课程设计题目四位二进制计数器评语组长签字：成绩日期 2014 年7 月 15日课程设计任务书学 院信息科学与工程学院专 业通信工程学生姓名班级学号课程设计题目四位二进制同步加法计数器（缺1011 1100 1101 1110 1111）实践教学要求与任务:1. 了解数字系统设计方法。2. 熟悉Quartus II 8.1仿真环境及VHDL下载。3. 熟悉Multisim仿真环境。4. 设计实现四位二进制同步加法计数器（缺1011 1100 1101 1110 1111）工作计划与进度安排:第一周：熟悉Multisim及Quartus
2、II 8.1环境，练习数字系统设计方法第二周：1.在Quartus II 8.1环境中仿真实现四位二进制同步加法计数器（缺1011 1100 1101 1110 1111）。 2.在Multisim环境中仿真实现四位二进制同步加法计数器，缺（1011 1100 1101 1110 1111），并通过虚拟仪器验证其正确性。 指导教师： 2014 年 6月19日专业负责人：2014 年6 月19日学院教学副院长：2014 年 6月20日摘要本次课程设计是在Quartus II 8.1软件的环境下，进行程序编写和仿真结果分析，为以后学习集成电路芯片的使用打下坚实的基础。在此基础上学习了数字系统设计的
3、基本思想和方法，学会了科学地分析实际问题，通过查资料、分析资料及请教老师和同学等多种途径，独立解决问题。在使用Multism进行逻辑电路的连接与分析时，要学会化繁为简，将复杂的电路图连接的更加简化、清晰明了。观察逻辑电路图和逻辑分析仪的运行结果并进行分析。关键词：程序 仿真结果分析 逻辑电路图 逻辑分析仪目录一、课程设计目的1二、设计框图1三、实现过程21、Quartus II实现过程21.1建立工程21.2调试程序31.3波形仿真61.4引脚锁定与下载81.5仿真结果分析92、multisim实现过程92.1求驱动方程92.2画逻辑电路图132.3逻辑分析仪的仿真142.4结果分析14四、总
4、结15五、参考文献17 一、课程设计目的1、了解同步加法计数器工作原理和逻辑功能。2、掌握计数器电路的分析、设计方法及应用。3、学会正确使用JK触发器。二、设计框图状态转换图是描述时序电路的一种方法，具有形象直观的特点，即其把所用触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。在本课程设计中，四位二进制同步加法计数器用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，即跳过了1011 1100 1101 1110 1111五个状态，这在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下： 四位二进制同步加法计数器CP输入加法计数脉冲C输出进位信号 A：结
5、构示意框图 B:状态转换图三、实现过程1.Quartus实现过程1.1建立工程。FileNew Project wizard；然后next; 输入Project Name；即工程名; Project Location，即工程保存的位置；然后nextnext直至finish。图1.1图1.21.2调试程序。FileNew再选VHDL File ，图1.3图1.4写入程序，保存程序图1.5具体程序如下：LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;entity count4 isPORT (cp,
6、r:INSTD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) );end count4;ARCHITECTURE Behavioral OF count4 ISSIGNAL count:STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp,r) BEGIN if r=0 then count=0000; elsif cpEVENT AND cp=1 THEN if count=1010 THEN count =0000; ELSE count = count+1; END if;end if; END PROCE
7、SS; q= count;end Behavioral;双击Implement Design（或右键Run），运行程序，调试成功显示如下：图1.61.3波形仿真。File选Vector waveform FileOK。图1.7 图1.8 左侧Name 栏内鼠标右键，选择Insert ，打开Insert下的Insert Node Or Bus如图图1.9点击Node Finder然后运行仿真波形，如下：图1.10图1.111.4引脚锁定与下载。Assignments选项中选pins，分配引脚：Cp-p28,r-p49,q3-p98,q2-p99,q1-p100,q0-p101。点击process
8、ing中的Enable live I/O Check。图1.12 ProcessesImplement Design双击Generate Programming FileConfigure Device（iMPACT），默认JTAG，finishi，we.jed Open锁定管脚后重新编译，编译无误后进行下载。ToolsProgaramerStart 1.5 仿真结果分析 由仿真波形图可以清楚地看到在一个周期之内，即由小到大，依次完成了四位二进制加法计数的功能。其中由于缺了1011 1100 1101 1110 1111五个状态，即缺了十进制数中的11 12 13 14 15五个数，在波形仿真
9、中，在这几个状态处发生跳变，即由1010直接跳回到0000，即完成一个周期的计数，不断循环往复。2. Multism实现过程2.1求驱动方程相关结构示意框图和状态转换图见上（二）所示步骤。选择四个时钟脉冲下降沿触发的JK触发器，因要使用同步电路，所以时钟方程应该为（1） 求状态方程由所示状态图可直接画出如图2.1所示电路次态的卡诺图，再分解开便可以得到如图2.2所示各触发器的卡诺图。0001111000000100100100001101010101101000011111XXXXXXXXXXXXXXXX1010011010XXXX0000图2.1将上述卡诺图对应拆成四个卡诺图，分别求出、表达
10、式如下所示：0001111000000001001011XXXX1011X0(a) 的卡诺图0001111000001001110111XXXX1000X0(b) 的卡诺图0001111000010101010111XXXX1001X0（c）的卡诺图0001111000100101100111XXXX1010X0（d）的卡诺图图2.2 各触发器的卡诺图（1）根据卡诺图进行相应化简即得到状态方程，如下： （2）求驱动方程由于JK触发器的特性方程为用状态方程与特性方程做比较，可得对应驱动方程，如下： （3）求输出方程 2.2画逻辑电路图根据所选用的触发器和时钟方程、输出方程、驱动方程，便可以画出如
11、图2.3所示的逻辑电路图。图2.3 逻辑电路图2.3逻辑分析仪的仿真 图2.4 逻辑分析仪的仿真检查电路能否自启动：把无效状态1011、1100、1101、1110和1111带入输出方程和和状态方程进行计算，结果如下： 由此可见，在CP操作下都能回到有效状态，即电路能够自启动。2.4结果分析 Multism是一种虚拟仪器，可以用来验证电路的设计的正确性。根据相关计算，得出时序电路的时钟方程、状态方程、驱动方程，从而选择合适触发器来连接实现。本设计中，选用四个时钟脉冲下降沿触发的JK触发器来实现四位二进制加法计数器。逻辑电路图中，四个小红灯即为显示器，从右到左显示时序图中的十二种状态，其中，灯亮
12、表示“1”，灭表示“0”，从而达到计数目的。由于其中缺了1011 1100 1101 1110 1111五种状态，所以在计数过程中会发生跳变，即从1010直接跳回到0000，周而复始。逻辑分析仪类似于ISE环境下的波形仿真，是对计数器的另一种直观的描述。其中，高电平表示“1”，低电平表示“0”，也可以对计数器的功能进行测试及检验。四、总结本次课程设计加深了我对技术的进一步深入理解。熟悉了程序编写和原理图输入法的优缺点，为我以后更深层次的学习奠定了良好的基础。 通过这次课程设计，使我受益颇多。了解到课程实习设计是开端，连接是关键，测试是必须。既巩固了课堂上学到的理论知识，又掌握了常用集成电路芯片的使用。在此基础上学习了数字系统设计的基本思想和方法，学会了科学地分析实际问题，通过查资料、分析资料及请教老师和同学等多种途径，独立
