PCB特性阻抗控制精度探讨

《PCB特性阻抗控制精度探讨》由会员分享，可在线阅读，更多相关《PCB特性阻抗控制精度探讨（15页珍藏版）》请在金锄头文库上搜索。

1、PCB 特性阻抗控制精度探讨2008-6-20 22:53:02 源自：PCBcity 作者:作者简介： 何思军2000年8月加入一家大型PCB公司，主要负责MI的设计、审核及高难度板件的 制作等方面的工作, 从2005年5月起加入深圳市五洲电路集团有限公司,任公司副总经理，负责工厂新 工艺、新材料的研究、开发、推广及样板、高难度板的制作等。通过多年来的实践，对高难度板件的制 作方面积累了不少的经验，特别是对高密度、高多层的埋盲孔板及特性阻抗板方面颇有研究，并发表有 关论文数篇。摘要：随着以计算机为先导的电路信号传输高速化的迅速发展，其中一个非常重要的问题就是：要求 PCB 在高速信号传输中保

2、持信号稳定，不产生误动作，这就要求所使用的 PCB 的特性阻抗控制精度化的提高。 对特性阻抗控制精度提出更为严格的要求，这对PCB制造厂来说确实是很大的挑战，为此，本文针对如 何满足客户严格的阻抗控制精度要求方面进行探讨，希望能对PCB制造业同行有所帮助。关键词： 阻抗控制、阻抗控制精度1、前 言随着电子整机产品的高速化发展，这就要求所使用PCB的特性阻抗控制要求达到高精度化。以计算 机高速化进展为例，就可以说明这一需求的发展趋势。最初对PCB确立10%的控制精度要求是由电路中800MHz频率信号的Direc Rambus型的DRAM模块（RIMM）应用所提出的，这是为了保证计算机主机和交换机

3、的内部电路实现更高速的动作。不仅搭载RIMM 的计算机产品，而且很多的电子产品也需要基板上的电路能很好地与之匹配，一些客户相应使用 的 PCB 板件的特性阻抗控制精度不在局限于原来的15%或10%，有的阻抗控制精度要求提高到8% 甚至5%，这对 PCB 制造厂来说确实是很大的挑战。本文主要针对如何满足客户严格的阻抗控制精度要 求方面进行阐述，希望能对 PCB 制造业同行有所帮助。2、阻 抗 控 制 精 度 分 析一般多层板的传输线系统要达到6010%Q还算容易，但要达到755%Q，甚至505%Q时就会 有点难度,误差 5%即使对于技术规格要求较高的应用而言也是不常见的，但还是有一些客户对阻抗控

4、制 精度提出了5%的要求，现举例来说明。以下是我司生产的一种板件，该板的要求：4层板，完成板厚1.00.10mm，板材采用FR4,客户有指定的叠层结构，见下图TOP2KB211E- CPrepreg 9mil1弘门坏含洞厘)ZKB2U6 (Trejreg) 9milBOHOM其中TOP层有单线阻抗要求，参考层为第2层，其中单线阻抗线宽W1要求12.0MIL,阻抗要求505%Q (502.5Q )，其结构如下:对于客户如此严格的阻抗控制精度要求,如何去满足?下面来谈谈我们公司是如何去进行控制的。2.1 PCB 特性阻抗的模拟计算对于有阻抗控制要求的板，目前，PCB工厂比较常见的做法就是在PCB的

5、生产拼版板边适当位置设 计一些阻抗试样，这些阻抗试样具有与PCB相同的分层和阻抗线构造。在设计阻抗试样前会预先采用一 些阻抗计算软件对阻抗进行模拟计算，以便对阻抗进行预测。其中英国POLAR公司开发的CITS测试系 统及计算软件自1991年起已经为许多PCB制造商所使用，而且操作简单、具有强大的功能计算能力。 但不管该系统功能有多强大，其计算能力及计算阻抗的场求解工具都依赖于使用“理想的”材质，模拟 计算的结果与实际测量的阻抗结果之间总会存在一定的偏差。因此，对于客户阻抗控制精度要求5% 的情况下,采用计算精度比较高的软件进行较为准确的模拟预测就显得尤为重要了。为此，我们采用英 国POLAR公

6、司开发的最新计算软件Polar SI8000K控制阻抗快速解算器进行模拟预测，由于客户要求: 为了满足505%Q的阻抗允许PCB厂可对叠层结构做适当调整，而阻抗线宽不可调整，为此，模拟结果如 下:根据上面的模拟结果可看出，为了满足客户50Q阻抗要求,需将客户原有TOP层到第2层的介质层 厚度 9mil 调整为 7mil, 同时，为了满足客户完成板厚，需将芯板厚度也做相应调整。结合内层线路的布线密度, 调整为如下叠层结构：2.2 PCB 的生产过程控制2.2.1 采用平行光曝光机进行生产因为非平行光是属于点光源,发射的光是散射的光,因此,这些光线透过菲林底片进入感光干膜或其 他液态抗蚀刻剂膜等是

7、呈各种各样角度曝光的,经过曝光显影出来的图形与底片上的图形会有一定的偏 差，而平行光是以垂直方向照射到感光干膜或其他液态抗蚀刻剂膜进行曝光的，因此，感光层上曝光出 来的导线宽度会十分接近菲林底片上的导线宽度，这样，可以得到更为准确的导线宽度，从而减少这种 偏差对阻抗带来的影响。2.2.2 外层基铜选用薄铜箔由于精细线路的迅速发展，薄铜箔已得到大量的发展并被全面使用，铜箔厚度已由早些年的 1OZ 走 向1/20Z为主，而且早也开发出1/30Z和1/40Z，甚至更薄的如1/70Z铜箔。因为较薄的铜箔厚度有利 于制造和控制导线宽度及导线的完整性，从而有利于保证阻抗控制精度。由于客户对外层铜厚要求为

8、1OZ, 因此，对于该四层板压合时外层我们选用了 1/3OZ 铜箔进行压合，再经过后面的电镀后即可达到 客户表面铜厚1OZ的铜厚要求，这样既满足了客户表面完成铜厚的要求，又有利于蚀刻时对导线宽度均 匀性的控制。2.2.3 采用铜箔通电加热压机层压层压机的加热方式有电加热和蒸汽加热两种，而我公司所使用的是意大利 CEDAL 公司采用 ADARA 技 术生产的多层真空压机，该系统利用成卷的铜箔环绕着半固化片及内层板的叠层一层一层叠板，在层压 机内对铜箔通电，达到加热的效果，温度分布，整个叠板的温度分布可到达1772C，由于加热快， 温度分布均匀，压合过程中树脂流动性比较均匀，层压出来的板的板厚平整

9、度可达到土 0.025mm，层间 介质层的厚度比较均匀。2.2.4 采用整板电镀进行生产为了获得比较均匀厚度及宽度的导线以保证阻抗在规定的公差范围内，PCB在经过孔化后是直接采 用全板电镀生产的，其中电流密度进行适当降低.由于PCB在经过孔化后直接进入全板电镀，在一定的镀 液条件下，整板的制板面上接受的是均匀的电流密度，因而整个板面及孔内的铜厚是比较均匀的，这样 有利于控制面铜厚度及导线宽度的均匀度（因为不均匀的铜厚度会对蚀刻均匀性方面带来不利），从而 有利于对 PCB 特性阻抗的控制及减少其的波动性。2.2.5 其他方面当然,为了满足客户505%Q （502.5Q ）的阻抗控制要求在蚀刻线路

10、，丝印绿油等方面也应加以 控制， 以确保导线宽度及导线表面绿油层厚度的均匀性。2.3 PCB 的阻抗测量阻抗测量通常使用时域反射计（TDR）来完成，TDR （时域反射计）已成为测量印刷电路板上的特性 阻抗的既定技术。对于测量阻抗要求精度为5%的特性阻抗来说阻抗测量也是非常重要的，一定要确保 测量的正确性，否则会导致阻抗合格的板件误测为不合格。2.3.1 测量前采用可跟踪的阻抗标准进行校正因为用于阻抗测量的TDR是高精度的RF测量工具，在测量过程中，TDR测量要求在迹线前端与 后端DC条件相同的环境下进行的，由于大多数的阻抗COUPON都未端接，因而最好采用经过可跟踪标准 校正的参考空气管路。使

11、用高精度负载电阻校准TDR可以将阻抗测量误差减少。2.3.2测量时切不可将手放在阻抗COUPON上将手或手指放在阻抗 COUPON 上时其表面的阻抗结构发生了变化，其结果导致测量的阻抗下降,为此, 测试人员在进行测试过程中不可将手或手指放在阻抗 COUPON 上。2.3.3 测试时采用固定的测试夹具将阻抗 COUPON 固定测试一般测试阻抗时常的做法是将阻抗COUPON直接放置在工作台面上进行测试，这都会影响测量的结 果，因为工作台面具有它本身的绝缘常数，阻抗COUPON如果与工作台面直接接触，得到的阻抗测试结 果都会偏低，当然，对于阻抗控制精度要求不是很严的情况下尚可，而对于测试类似测量阻抗

12、要求精度 为土5%的特性阻抗时就应该采用固定的测试夹具将阻抗COUPON固定测试。2.3.4测量时检查RF线缆和探针磨损RF线缆和探针的使用寿命有限，用户在使用过程中会磨损，一旦RF线缆和探针破损都会影响阻抗 测量结果，因此，测量时检查RF线缆和探针磨损，以保证确保测量的正确性.2.3.5 其他方面当然，为了保证测量的准确性，在测量过程中要求测试区域附近的移动电话关闭,在测量中要求TDR 阻抗测试探针与阻抗测试COUPON接触保证良好等。3、结 果 与 讨 论以下是采用 TDR 测试系统测试该板的阻抗测试结果，从结果可看出该板所测试的阻抗都在47.5s52.5Q之间，即完全满足客户505%Q

13、(502.5Q )的阻抗要求.因此,可看出对于客户8% 甚至土5%的阻抗控制精度要求只要在生产前采用计算精度比较高的软件进行较为准确的模拟预测，结合 模拟预测的结果对相应的一些参数做适当调整，在生产过程中对重点工序加以特别的控制，同时，测量 时确保测量的正确性，还是可以达到的。参考文献(1) 英国 POLAR 公司 CITS500s 测试仪(2) 英国 POLAR 公司 CITS25 阻抗计算软件(3) Si8000K 软件，Polar Instruments。(4) 林金堵，PCB的特性阻抗与电磁干扰(II),印制电路信息，2000.10阻抗制作 阻抗制作1.0规范说明1.1 阻抗板最终测试

14、合格标准：1.1.1 阻抗要求值 50 以下，则其允许公差为 +/-5 欧姆；1 . 1 .2阻抗要求值50以上，则其允许公差为+/- 1 0%；1.1.3 不在公差范围之内的均判定为不合格；1.1.4其中测试有效位置为测试附连片的3-7INCH处，单点均在范围内视为合格。1.2 制作程序：1.2.1 工程人员根据顾客资料确定阻抗设计阻抗值要求及提供的参数要求；1.2.2工程人员采用CITS25进行阻抗设计计算，根据要求确定各对应参数；若有参数与顾客提供参数要求有所到之处不 符则需要重新考虑设计或与顾客沟通确认设计参数；1.2.3工程人员确定好各参数则在制作工程文件时按此规范和工程填写规范制作

15、工程资料。2.0 规范内容：2.1 阻抗设计相关参数：2.1.1 介质层厚度与介电常数（生益材料）2.1.1.1 半固化片的厚度参数表：介质厚度HOZCopper/GndGnd/GndCopper/SignalGND/signalSignal/Signal10802.82.62.52.42.233133.93.83.73.53.321164.64.44.24.03.876287.3 7.06.86.76.6介质厚度1OZCopper/GndGnd/GndCopper/SignalGND/signalSignal/Signal10802.82.62.52.42.233133.83.73.63.43.221164.54.34.13.93.776287.16.86.66.56.4如果介质在内层HOZ和10Z铜箔之间，其厚度按HOZ情况计算。对于相邻外层的半固化片的厚度取值，以对内层的铜箔为准；对于光板情况，在计算其相邻半固化片厚度时，将光面看作 Copper 。半固化片的计算铜箔厚度2OZ半固化片类型copper/