1.实验目的⑴ 进一步熟悉modelsim仿真工具的使用方法⑵ 学会设计验证的方法和流程⑶ 编写一个4位BCD加法器，并且用modelsim对其仿真2.实验任务进一步熟悉modelsim仿真基本流程并完成一个4位BCD加法器，用modelsim对其仿真3.实验内容及步骤 3.1 实验内容 进一步熟悉modelsim仿真基本流程：① 建一个工作库②编译设计文件③运行仿真④调试结果实验步骤：1. 启动modelsim2. 创建一个新工程：①在主菜单窗口的主菜单中选择“File→New→Project”②在项目名称域中输入工程名称（如adder_bcd），如下图所示③单击Browse按钮选择工程文件存储的目录④确认默认库名称为work，单击OK按钮 3. 创建新设计的文件：①单击OK按钮接受工程设置后，在主窗口的工作区将出现一个工程标签，同时弹出向工程添加项目的对话框单击“Create New File”，在新弹出的窗口中，输入文件名（如adder_1bit），特别需要注意的是，“Add file as type”里边要选择“verilog”类型②如果还需要写新的模块，在project对话框中点右键，选择“Add to Project→New File”。
在弹出的对话框中输入新的文件名（如adder_bcd_1bit;adder_bcd_4bit;test），同样注意“Add file as type”里边要选择“verilog”类型4. 向工程输入有效的设计单元：把设计的源文件输入到工程里边 5. 在主窗口中选择“Compile→Compile All”完成工程的编译对于modelsim正确编译的设计文件，都打上“√”标志；对于编译失败的情况，打上“×”标志，此时可在右侧的脚本状态窗中查看出错信息，修正后再编译 6. 完成工程正确的编译后，在主窗口中单击Library标签，进入编译库页，打开work库，双击测试单元(如test)，加载测试单元对mycount点右键，选择“Add to wave”然后就会出现Wave窗口，单击run就会运行并出现波形图 7. 仿真结束时，在主菜单中选择“Simulate→End Simulate”,结束仿真 3.2 本次所实现的功能描述4位BCD加法器，1位BCD用4位二进制数来表示，故4位BCD相加应为16位2进制数相加先写1位二进制加法器（adder_1bit），用与门实现。
然后写1位BCD加法器（adder_bcd_1bit）,即4位二进制加法器，把1位二进制加法器实例化四次下来写4位BCD加法器（adder_bcd_4bit）,把1位BCD加法器实例化四次最后写测试模块（test）完成了16位二进制数相加 3.3 本次实验的设计方案module adder_1bit(a,b,cin,sum,cout); input a,b,cin; output sum,cout; wire s1,m1,m2,m3; and(m1,a,b),(m2,b,cin),(m3,a,cin); xor(s1,a,b),(sum,s1,cin); or(cout,m1,m2,m3);endmodulemodule adder_bcd_1bit(a,b,cin,sum,cout); input[3:0]a,b; input cin; output[3:0]sum; output cout; wire cin1,cin2,cin3; wire count; wire [3:0] sum1; adder_1bit f0(.a(a[0]),.b(b[0]),.cin(cin),.sum(sum1[0]),.cout(cin1)); adder_1bit f1(.a(a[1]),.b(b[1]),.cin(cin1),.sum(sum1[1]),.cout(cin2)); adder_1bit f2(.a(a[2]),.b(b[2]),.cin(cin2),.sum(sum1[2]),.cout(cin3)); adder_1bit f3(.a(a[3]),.b(b[3]),.cin(cin3),.sum(sum1[3]),.cout(count)); assign sum=((sum1>4'b1001)|(count==1'b1))?(sum1+4'd6):sum1; assign cout=((sum1>4'b1001)|(count==1'b1))?1'b1:1'b0;endmodulemodule adder_bcd_4bit(a,b,cin,sum,cout); input [15:0] a,b; input cin; output [15:0] sum; output cout; wire cin1,cin2,cin3; wire [15:0] sum; wire cout; adder_bcd_1bit adder1(.a(a[3:0]),.b(b[3:0]),.cin(cin),.sum(sum[3:0]),.cout(cin1)); adder_bcd_1bit adder2(.a(a[7:4]),.b(b[7:4]),.cin(cin1),.sum(sum[7:4]),.cout(cin2)); adder_bcd_1bit adder3(.a(a[11:8]),.b(b[11:8]),.cin(cin2),.sum(sum[11:8]),.cout(cin3)); adder_bcd_1bit adder4(.a(a[15:12]),.b(b[15:12]),.cin(cin3),.sum(sum[15:12]),.cout(cout));endmodulemodule test; reg [15:0] a,b; reg cin; wire [15:0] sum; wire cout; adder_bcd_4bit mytest(.a(a),.b(b),.cin(cin),.sum(sum),.cout(cout)); always #21 cin=~cin; initial begin a=16'b0; b=16'b0; cin=1'b0; #7 a=16'b0000_0000_0000_0110;b=16'b0000_0000_0000_0101; #7 a=16'b0000_0000_1100_0010;b=16'b0000_0000_0000_0010; #7 a=16'b0000_1110_0000_0000;b=16'b0000_0110_0000_0000; #7 a=16'b1010_0000_0000_0000;b=16'b0101_0000_0000_0000; #7 a=16'b1001_0010_1100_0010;b=16'b0101_1010_0111_0101; end endmodule 3.4 本次实验设计的结果①在主窗口中单击Library标签，进入编译库页，打开work库，双击测试单元test.② 加载测试单元。
对mytest点右键，选择“Add to wave”③ 后就会出现Wave窗口，单击run就会运行并出现波形图 4.实验总结此次实验使我进一步熟悉了modelsim仿真工具的使用做了几个设计之后，现在也能熟练应用了，对moelsim有了基本的了解记得上次实验还不会写激励模块，但是这次实验已经能很轻松地写出来了真的学会之后才发现，激励模块要比建模模块好写多了难怪老师说激励模块很简单呢这次比上次的进步就是modelsim的使用更加熟练了，此外，上次出现的问题这次也没再出现了当然，这次实验也有新的问题出现其一，给同一个变量sum两次赋值，导致多驱动的发生其二，assign语句等式左边的变量和实例化里边的变量要定义为wire类型这是一个不该出现的问题，因为老师上课已经强调过了，我自己也做了笔记，可是还是出现这样的问题听了是一方面，真正会应用是另外一方面，所以以后一定要多动手，真正会使用才算把知识学到手其三，课前准备工作一定要做好，务必要把此次实验所要仿真的设计设计好实验课课堂上是让你使用modelsin编译仿真的，没有时间再去设计所以以后一定要注意，课前把设计写好。