《新电大专科计算机组成原理考试小抄御用版.docx》由会员分享，可在线阅读，更多相关《新电大专科计算机组成原理考试小抄御用版.docx（9页珍藏版）》请在金锄头文库上搜索。
1、大算机成原理考小抄【御用版】数字算机主要成部分：运算器存器控制器适配器与入出控制器的基本任，就是依据算程序所排的指令序列，先从存器拿出一条指令放到控制器中，指令的操作由器行剖析判，而后依据指令性，行条指令，行相的操作。接着从存器拿出第二条指令，内行第二条指令。每拿出一条指令，控制器中的指令数器就加1，进而取下一条指令做好准，也就是指令什么在存器中序寄存的原因。指令和数据放在内存中，从形式上看它都是二制数。一般来，在取指周期中从内存出的信息是指令流，它流向控制器；而行周期中从内存出的信息流是数据流，它由内存流向运算器。算机件一般分两大：一叫系程序，一叫用程序浮点加减运算的操作程大概分四步：0操作
2、数浮点加减运算程比定点运算程复。假如判知两个操作数或中有一个数0，即可得悉运算果而没有必需再行后的一系列操作以省运算。比大小并达成两浮点数行加减，第一要看两数的能否同样。若二数同样表示小数点是的，能够行尾数的加减运算；若二数不一样表示小数点地点没有，此必使二数同样个程叫作。在是使小向大看，即小的尾数向右移位(相当于小数点左移)，每右移一位其加1，直到相等(3)尾数乞降运算束后，即可行尾数的乞降运算。不加法运算是减法运算，都按加法行操作，其方法与定点加减法运算完整一。果格化在浮点加减运算，尾数乞降的果也能够得到01.或10.，即两符号位不等，在定点加减法运算中称溢出，是不允的。但在浮点运算中,它
3、表示尾数乞降果的大于1，向左损坏了格化。此将运算果右移以格化表示称向右格化。是：尾数右移1位加1。当尾数不是1.M需向左格化。舍入理在或向右格化尾数要向右移位，被右移的尾数的低位部分会被掉，进而造成必定差，所以要行舍入理。的舍入方法有两种：一种是0舍1入法。另一种是恒置一法。在IEEE754准中，舍入理供给四种可方法：就近舍入其就是往常所的“四舍五入”。朝0舍入即朝数原点方向舍入，就是的截尾。种方法简单致差累。朝舍入正数来,只需剩余位不全0向最低有效位1；数来是的截尾。朝舍入理方法正好与朝舍入状况相反。正数来，只需剩余位不全0截尾；数来向最低有效位1。SRAM（静RAM：StaticRAM）以
4、触器基本存元不需要外的刷新路速度快，但集成度低，功耗和价钱高DRAM（RAM：DynamicRAM）以个MOS管基本存元要不停行刷新（Refresh）操作集成度高、价钱低、功耗小，但速度SRAM慢DRAM的刷新方式：集中式：在刷新隔内，前段行正常操作，不刷新；需要刷新，停/写周期，集中刷新整个存器，因为刷新集中行，会造成芯片“死”；因芯片在刷新程中，严禁了正常的/写操作分别式：把一个存周期分两半，前半段用来写操作或持信息，后半段作刷新操作，加了系周期，刷新于繁多模交错存器：方式1：序方式某个模行存取，其余模不工作，某一模出故障，其余模能够照旧工作，通增加模来充存器容量比方便。但各模串行工作，存
5、器的遇到了限制。特色：易充容量故障局部性。弊端：各模串行工作，遇到限制。方式2：交错方式地点的低位字段不一样的模，而高位字段指向相模内的存字。地点散布在相的不一样模内，同一个模内的地点都是不的。字的成送可多模流水式并行存取，大大提升存器的。特色：多模并行工作，速度快不易展故障全局性。Cache的工作原理1、Cache以位行操作2、当CPU出内操作求后，第一由Cache控制器判断目前求的字能否在Cache中，若在，叫命中，否，不命中3、若命中：假如“”求，直接Cache，与主存没关.假如“写”求：Cache元与主存元同写（Writethrough写）只更新Cache元并加，移出改正主存（写回Co
6、pyback）只写入主存，并在Cache中加，下次从MM出，保正确。4、未命中：假如“”求，从主存出所需字送CPU，且把含字的一送Cache，称“装入通”，若Cache已，置算法；假如“写”求，直接写入主存。主存与Cache的地点映照方式：全相映照主存中一个的地点与的内容一同存于cache的行中，此中地点存于cache行的部分中。种方法可使主存的一个直接拷到cache中的随意一行上，特别灵巧点：命中率高，Cache的存空利用率高弊端：路于和，所以只合适于小容量cache采纳直接映照也是一种多一的映照关系，但一个主存只好拷到cache的一个特定行地点上去点：硬件，简单弊端：每个主存只有一个固定的
7、行地点可寄存,简单生矛盾。所以合适大容量cache采纳。 相映照种方式是前两种方式的折衷方案。它将cache分红u，每v行，主存寄存到哪个是固定的，至于存到哪一行是灵巧的，即有以下函数关系：muv号qjmodu采纳直接映照，内全相硬件，速度快，命中率高cache的三种常用替算法：最不常使用(LFU)算法近期最少使用(LRU)算法随机替虚存器的基本观点虚存器不过一个容量特别大的存器的模型，不是任何的物理存器。它借助于磁等助存器来大主存容量，使之更大或更多的程序所使用。虚存器指的是主存外存次。它以透明的方式用供给了一个比主存空大得多的程序地点空。此程序的地点称虚地点(虚地点)。堆的两种工作程：1）
8、操作教科P1444.6成立堆，由指令把地点送入SP，指指向。：(A)Msp,(sp)-1SP；Msp:存器的元2）出操作教科P1444.7SP）+1SP,(Msp)A堆址方式的特色：堆能依据程序要求，置随意度；可按程序要求，在主存中成立多个堆；可用存指令来堆中的数据行址操作。CISC的主要特色：指令系复。详细表在指令数多、址方式多、指令格式多；大部分指令需要多个周期才能行达成；各样指令都可存器；采纳微程序控制；实用寄存器；以用化生成高效的目代程序。RISC技的主要特色：1）一个有限的指令集：用使用率最高（80%-90%）的一些指令；指令度固定，指令格式种少，址方式种少；只有取数/存数指令存器，
9、其余指令的操作都在寄存微器程之序间控进制行器；工如作下原：理框图序由，软件达成中止处服理务程。执序行结返（2）CPU装备大批的通用寄存器，以寄存器寄回指令返回断点，持续履行原存器方式工作，减少访存操作根；据连结方式不一样，单机系统中止采处用理的过总程线的结四构个有问三题：（3）重申指令流水线的优化，种使基大本多类指型令：可在一问题说明：个时钟周期内履行完成；单总线构造(1)只管外界中止请但CPU求不过有随在机当的（4）采纳由阵列逻辑实现的组双合总线电构造路控制器，不条指令履行即完转毕入后公，操作时才受用或少用微程序；三总线构造恳求这，样才不致于使目前指外令界的（5）采纳优化编对译寄技存术器，分
10、派进当行代优总化线，分红：以下四部分中止恳求信号往常寄存在接并口保证流水线通畅。(1)数据传：送由总地线址线、数据线通、过控中制断线请组CPU求成，线。每连当至一条指令执指令周：CPU期从内存拿出一条指令并履行这条指令CPU便检查中止恳求信号。1”若，中的时间总和。(2)仲裁：总包线括总线恳求线和总则线CPU授转权入线中“。断周期”，受理外界CPU周期：又称机器CPU周访期问，一次内存(3)所中花断和同：步用总于线办理带优先级(2)的为中了断在操中作断，服务程序履行完的时间因较此长用，从内存读取一条指包令括字中的断最请短求时线间和中止认同线到。本来主程序被(PC中内断容)而的继断续点履行来定义
11、。(4)公用线：包含时钟电信源号地线线、系、统复序，一定把程PC的序内计容数，器以及当时钟周：期往常称为节T拍周脉期冲。或CPU一个位线以及加电或断电的时序信结号束线CPU后等的。状(包态括寄存器的内容和周期包含若干个时钟周期1.串行传递位)都保存到货仓中去。这些操微命令控：制零件向履行零件发出当的信控息制以命串令行只方有式一传条送且传时采输，用线脉(3)，当CPU响应中止后，正要去执微操作执：行零件接受微命令后所冲入传行在送的串。操行作传按送顺时序，来传递表示时一可，个能数有码另的一个新的中止为源了向微指令实：现必定操作功能的一组所微有命二令进(bit)制的位脉冲信号，每次一不位致，造通成在
12、常CPU混以的乱第中，断管理零件中微程序实：现一条机器指令功能的一微个指脉令冲序信列号表示数最码后的一最个低脉断有冲屏效信蔽位触，它发可器以，在程序1的”(设控置制屏下依据设计方操法作不控同制，器可分存为时号序表逻示辑数型码、的最高有效位。蔽)，或0置”(取“掉屏)。蔽储逻辑时型序、逻辑与储存逻第辑一结种合称串型行三传种送。主是要只优需点要一这条一传点输对线长(4)，距中止办理过程是由硬件中和软为硬布线控，它制是器采纳时序逻辑第技离术传来输实展现得的不特；管重传要送，的数只据需量要有断多周少期，由硬而件中实断现服，务程序由机二种称微为程序控，它制是器采纳储存逻辑一来条实传现输的线；，成本比较便
13、宜。现后。者除履行恢保复存现开场放、中止并第三种是前两种我方们式重的点组介合绍。微2程.并序行控传制送主程序任还务对外要，求中止的使设其备同进器。用并行方式传递对二每进个制数信据息位时都CPU，交需换要一单个字的数据，或作其1.硬布线控:采制用器时序逻辑技术来独实一现条的传操信输作息线控有。多少二就进需制要位多组少成，制器。条传输从线而，使得二0”进或制1”“数在“不一样的线2.微程序控:采制用器储存逻辑来实现上的同的时操进作行控传制并送别。传递一般采纳电位传递。器。Visa-policyfreebringsChengdubiz,tourismboost因为全部的位所同以时并被行传数送据，传递
14、比串行数据传递快得多。Makinationalgheadlinesseveraltimes,Chengd72-hourvisa-freepolicyhasabothChineseandforeignexp流水过程中往常会出现，使以流下水三线接种即口相I/O关设冲备突适具配体器CPU指，和主外存围、设施断流。tookeffectonSept1lastyearThe.programpermit之间经过总线进行连结口的部逻件辑在部它件。citizensfrom51countriesandregioincludingthes1.资源有关UnitedStates,Australia,Cana动向连结的两
15、个零件之间以起便着“变换器”的作用，visandsflightticketstoathirdcountrytospendthree资源有关是指多条指令进入流实水现线彼后此在之同间一的CPU机、信器接息时口授钟和送外。设之间的连周期内争用同一个功能假部定件一所条接发指关生系的如冲下突图。所示。daysinthecity.ThecapitalofcityinthewesternregionofC令流水线由五段构成。由4下时表，能够看出，在时钟athreevisa-dndythefourthnationwitodoptethepolicyfollowingShanghai,BeijingandGuangzhoLiI1与I4两条指令发生争用储存器资CPU与源外的围相设关备冲之突间信息传递控制方式有以下几种：解决资源有关矛盾的方法：1.程序查问方式Zhiyon
