《毕业论文-于基fpga的通用外设电路设计.doc》由会员分享，可在线阅读，更多相关《毕业论文-于基fpga的通用外设电路设计.doc（42页珍藏版）》请在金锄头文库上搜索。
1、毕业设计（论文）题 目：基于FPGA的通用外设电路设计英文题目：Design of Universal Peripheral Circuit Based on FPGA东华理工大学毕业（设计）论文 摘 要摘 要FPGA器件作为可编程逻辑主流硬件，近年来，应用越来越广泛，在现代科学技术中占有举足轻重的作用和地位。其外设电路作为芯片与外界输入方式之一，是十分具有研究价值的。FPGA器件不断增加新的模块，功能越来越强大，基于FPGA的外设电路也顺应形势，不断升级。本设计综合行列式键盘、LED显示器、时钟一体，应用Verilog HDL语言实现下述功能：计时功能，包括时分秒的计时；校时功能：对时分秒手
2、动调整以校准时间；键盘功能：应用4*4行列式键盘，可实现0-9数字的直接输入；LED动态扫描显示和闪烁，移位，灭零等功能，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera Quartus8.0完成综合、仿真。本设计实现以上FPGA各功能，可作为EDA技术发展的价值体现。此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。关键字：行列式键盘、LED显示器、时钟、Verilog HDL。东华理工大学毕业（设计）论文 AbstractABSTRACTFPGA programmable logic devices, as the mainstream of h
3、ardware, in recent years, more and more extensive applications in modern science and technology plays a vital role and status. Its peripheral circuit chip with the outside world as one of input is very valuable in research. FPGA devices are constantly adding new modules, more powerful, FPGA-based re
4、sponse to the peripheral circuit is also the situation escalated.The determinant of the design of an integrated keyboard, LED display, integrated clock, application Verilog HDL language to achieve the following functions: time functions, including the time when minutes and seconds; school functions:
5、 every minute of time to manually adjust the calibration time; keyboard functions: application of 4 * 4 determinant keyboard, numbers 0-9 can be directly imported; LED dynamic scanning display and blinking, shift, such as anti-zero function, highlights the hardware description language as a good rea
6、dability, easy to understand the advantages of portability, and Altera Quartus 8.0 through the completion of synthesis, simulation. FPGA Design and Implementation of the above various functions, can be used as the value of EDA technology embodied. This process by downloading to the FPGA chip can be
7、used in practical digital clock display.Keywords: determinant keyboard, LED display, clock, Verilog HDL.东华理工大学毕业（设计）论文 目 录目 录引 言1第一章 系统硬件及设计软件介绍21.1 开发板介绍21.2 设计软件介绍3第二章 系统方案设计42.1 总设计方案42.2 分频器设计方案42.3 行列式键盘设计方案52.4 六位7段LED显示设计方案62.5 顶层模块设计方案7第三章 系统程序设计83.1 分频器程序设计83.2 行列式键盘程序设计103.3 六位7段LED显示程序设计1
8、23.4 顶层模块程序设计13第四章 程序仿真204.1 分频器程序仿真204.2 行列式键盘程序仿真204.3 六位7段LED显示程序仿真214.4 顶层模块程序仿真22结 论25致 谢27参考文献28附录1 分频器程序29附录2 行列式键盘程序31附录3 六位7段LED显示程序33附录4 顶层时钟程序3527东华理工大学毕业（设计）论文 引 言引 言计算机技术和微电子工艺的发展，使得现代数字系统的设计和应用进入了新的阶段。电子设计自动化（EDA）技术在数字系统设计中起的作用越来越重要，新的工具和新的设计方案不断推出，可编程逻辑器件不断增加新的模块，功能越来越强，硬件设计语言也顺应形式，推出
9、新的标准，更加好用，更加便捷。本设计主要以FPGA器件、EDA软件工具、Verilog HDL硬件描述语言三方面内容作为主线，综合行列式键盘，LED显示器件，以及时钟模块于一体，实现三个主要模块的联动，输入部分为4*4行列式键盘，具备0-9十个数字键、修改/确认键、左右移动键，输出数据为6位二进制代码，输出部分为六位7段LED数码管，可实现时分秒显示，时钟灭零显示，修改闪烁以及小数点秒闪烁功能。而顶层文件时钟模块则将输入输出部分联结起来，实现时钟发生，显示缓存，数据修改，移位，灭零等功能。另时钟产生模块采用FPGA硬件内置66MHz分频，产生250Hz，5Hz，1Hz信号供时钟模块，输入输出模
10、块使用。本设计完全采用Verilog HDL语言完成，此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。东华理工大学毕业（设计）论文 第1章 系统硬件及设计软件介绍第一章 系统硬件及设计软件介绍1.1 开发板介绍本设计需要的硬件资源主要有：1、六位七段数码管2、4*4行列式键盘经过仔细筛选，最终选定联华众科FPGA开发板FA130。联华众科FPGA开发板FA130核心器件为 Altera Cyclone系列的EP1C3，配置芯片为EPCS1，FA130上可以运行SOPC Builder制作的简单的工程。FA130具有丰富的板载资源，由于板载有51单片机，FA130还可以作为51单片机
11、的学习开发板。FA130实现了3.3V系统与5V系统对接功能，具体是通过74LVXC3245（或简称3245）实现的。FA130随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明，以及Quartus II环境下的设计输入，综合，仿真等内容，另外还包括SOPC建立和开发方面内容，如Nios II的建立和Nios II环境下C/C+程序开发等。FA130的EDA开发实例包括VHDL和Verilog两个版本，FA130的51单片机开发实例包括汇编和C语言两个版本。同时FA130还包括详细的使用手册和丰富的配套资料，非常适合FPGA，VHDL，Verilog开发学习者使用。另外FA130随板DV
12、DROM中还包括VS.NET的开发实例，在学习FPGA开发、51单片机开发的同时还可以学习到VS.NET开发环境中C#程序的开发，VS.NET和C#也是WINCE.NET系统上主要的开发环境和编程语言。图1-1 FA130开发板联华众科FPGA开发板FA130具有丰富的板载资源。核心器件包括FPGA芯片Altera EP1C3T100和PLCC封装的单片机STC89LE52。EP1C3可用I/O分4组全部以插针的形式引出，供外部扩展时使用。FPGA配置芯片为EPCS1，EPCS1为FLASH类型存储器，存储空间为1M位（1,046,496bits），EPCS1可以工作在5V或3.3V，在本开发
13、板EPCS1与FPGA的IO相同工作电压为3.3V。时钟资源包括频率为66M有源晶振和1个外接有源晶振插座，外接有源晶振插座可直接安装用户自己希望的任何频率有源晶振。复位电路由一个复位按键和一片复位芯片组成，复位芯片为IMP812T，IMP812T输出高电平有效的复位脉冲，脉冲宽度为140ms。IMP812T的复位门限（Reset Threshold）为3.08V，输出的复位信号同时提供给FPGA芯片和单片机使用，FA130上EP1C3和51单片机89LE52均工作在3.3V电源电压。显示资源包括6位共阴七段数码管，8位LED（绿色），1片1602LCD显示屏。键盘资源包括4*4按键阵列，4个
14、独立按键，其中4个独立按键可以作为单片机的中断源使用。电源部分包括1片LM1085-5.0，1片AS2830-3.3和1片AS2830-1.5，LM1085-5.0提供5V直流电源作为AS2830-3.3，AS2830-1.5输入电源和LCD1602供电电源。AS2830-3.3提供3.3V直流电源，作为FPGA的IO电源和开发板上其他设备电源。AS2830-1.5提供1.5V直流电源，作为FPGA的核心供电电源。存储资源包括1片24C02和1片93C46，24C02连接在I2C总线上，是存储空间为256字节串行E2PROM，24C02的设备地址也可以由板上的3位拨码开关设置。93C46为SPI接口的串行E2PROM，93C46存储空间为128字节。其他资源还包括8位拨码开关，连接到EP1C3上。1.2 设计软件介绍本设计使用Altera公司的Quartus II软件，版本为8.0。Altera Quartus II设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。工程师使用同样的低价位工具对 Stratix FPGA进行功能验证和原型设计，又可以设计HardCopy Stratix器件用于批量成品。系统设计者现在能够用Quartus
