《COM载板设计之一PCB的设计.doc》由会员分享，可在线阅读，更多相关《COM载板设计之一PCB的设计.doc（10页珍藏版）》请在金锄头文库上搜索。
1、COM载板设计之一: PCB的设计 6.2 PCB板叠层方式4层板：L1和L4信号线，L2地线层，L3电源层。如果L4层上的元器件较少，是主布线层，那么将L2改为电源，L3为地，效果可能会更好些。6层板：L2和L5为地线层和电源层，其它为信号层。8层板：并没有增加走线层, 但是增加了地和电源平面层, 效果会更好些.6.3 线阻抗的考虑高速信号一般为差分对，它们需要明确的、恒定的差分和单端阻抗。差分对应该是边缘耦合，意思就是差分对的两根线在同一层且线间的间隔是固定的。并不推荐层间耦合（意思是差分对的两个线分布在不同层上）。走线有两个基本的结构：一个是“Microstrip”，线的参考是单一的地平
2、面或电源平面。多层板的上下外层就是“Microstrip”结构。还有一种结构叫“Stripline”线被夹在两个参考平面之间，如果线与两个参考平面严格对称，我们称为对称或平衡；通常内层走线是不对称的。参数：符号定义Er1走线层与参考层之间的固有介质常数。增加Er1, 阻抗降低.Er2走线层与第二参考层之间的固有介质常数。Er2与Er1一样，增加Er2, 阻抗降低H1较低层的走线与最近的参考层之间的距离。增加H1, 阻抗也增加。假设H1小于H2H2较低层的走线与较远的参考层之间的距离。通常H2比H1大得多，如果这一条件成立，图中的较低平面是主参考层，增加H2可以增加走线阻抗。Pair Pitch
3、差分对之间的间隔，这个间隔是S和W1的和，增加S+W1，阻抗会增加。S增加线的间距，阻抗增加。T厚度增加， 阻抗降低W1,W2线宽增加，阻抗降低 6.4 差分高速信号线布线规则 控制布线阻抗，以匹配要求的差分阻抗。 尽可能缩短差分线的长度，不要超过规定值。并保持对称和并行的结构。 差分对、高速时钟信号、连接端子之间尽可能保持一个最大距离，且不要平行, 不要搅和在一起。 差分对的走线层尽可能距离地平面近。过孔和拐弯要尽可能少。改变走线层的时候使用地包围过孔。不要走90度的折线。至少要使用45度线或弧度。 最好把CMOS/TTL信号和差分信号放在不同的层，应该与电源和地平面隔离。 不要在晶振、PL
4、L、或磁性元件、用来产生时钟或使用时钟的IC下布线。 尽量避免高速线与高速时钟线的并行。一般与时钟线的间隔应保持在50mil以上。 差分对于其他信号线的间隔最小保持20mil。 电源和地平面层不要分裂。PCIe布线指南：参数布线传输速率/PCIe通道2.5GBit/S最大信号线长度（成对的线）TX和RX路径：21.0英寸载板上允许的信号线长度TX和RX路径：到PCIe器件15.85英寸；到PCIe插槽：9英寸差分阻抗92欧姆+/-10%（覆盖Gen1 100欧姆+/-20%及Gen2 85欧姆+/-20%的要求）单端阻抗55欧姆+/-15%线宽5mil两个差分线间的间距（差分对内）（S）4mi
5、lRX和TX对间（S）最小20mil差分对与高速周期信号之间相距最小50mil差分对与低速非周期信号之间相距最小20mil差分对两个线的长度相差最大5milRX和TX差分对之间的长度相差没有严格的限制，但是为了使延迟最小，应该保持在2英寸之内参考时钟（REFCLK）差分对两个线的长度相差最大5mil参考时钟对之间的长度相差没有严格的规定参考平面最好是地平面距离层平面的边缘的空隙最小40mil过孔的使用TX：最多2个过孔；RX最多4个过孔AC耦合电容TX的耦合电容在COM板上，RX的耦合电容在载板上。100nF+/-10%，16V，封装0402USB布线指南：参数布线传输速率/端口480MBit
6、/S最大信号线长度（成对的线）最大17.0英寸COM板上已经有的信号线长度（包括连接器）3.0英寸载板上允许的信号线长度14英寸差分阻抗90欧姆+/-15%单端阻抗45欧姆+/-10%线宽5mil两个差分线间的间距（差分对内）（S）6mil差分对与对之间间距（S）最小20mil差分对与高速周期信号之间最小50mil差分对与低速非周期信号之间相距最小20mil差分对两个线的长度相差相距最大150mil参考平面最好是地平面距离层平面的边缘的空隙最小40mil过孔的使用TX：最多2个过孔；RX最多4个过孔PEG1.1布线指南 同PCIe的布线指南SDVO布线指南参数布线传输速率/SDVO通道达2.0
7、GBit/S最大信号线长度（成对的线）7英寸COM板上已经有的信号线长度（包括连接器）2英寸载板上允许的信号线长度到SDVO器件5英寸差分阻抗100欧姆+/-20%单端阻抗55欧姆+/-15%线宽5mil两个差分线间的间距（差分对内）（S）7mil对与对之间（S）最小20mil差分对与高速周期信号之间相距最小50mil差分对与低速非周期信号之间相距最小20mil差分对两个线的长度相差最大5mil差分对之间的长度相差保持在2英寸之内差分对与差分时钟对之间长度相差最大5mil距离层平面的边缘的空隙最小40mil过孔的使用每个差分对，最多4个过孔AC耦合电容如果器件在载板上，载板上必须有SDVO_I
8、NT+和SDVO_INT-的耦合电容；如果器件在一个扩展板上，耦合电容应该放在这个扩展板上。耦合电容的参数：100nF+/-10%，16V，封装0402LAN布线指南：参数布线载板上允许的信号线长度到磁性元件上5.0英寸在隔离变压器与载板RJ45连接器之间1.0英寸差分阻抗95欧姆+/-20%单端阻抗55欧姆+/-15%线宽5mil两个差分线间的间距（差分对内）（S）7milRX和TX对间（S）最小50mil差分对与高速周期信号之间相距最小300mil差分对与低速非周期信号之间相距最小100mil差分对两个线的长度相差最大5milRX和TX差分对之间的长度相差最大30mil 数字地平面和模拟地
9、平面（变压器和RJ45）之间的间隙最小60mil距离层平面的边缘的空隙最小40mil过孔的使用TX：最多2个过孔；RX最多4个过孔SATA布线指南：参数布线传输速率3.0GBit/S最大信号线长度（成对的线）7.0英寸（载板和COM板上。SATA线缆长度规定是0-40英寸）COM板上允许的信号线长度（包括载板上的连接器）2英寸载板上允许的信号线长度3英寸差分阻抗100欧姆+/-20%单端阻抗55欧姆+/-15%线宽5mil两个差分线间的间距（差分对内）（S）7milRX和TX对间距（S）最小20mil差分对与高速周期信号之间相距最小50mil差分对与低速非周期信号之间相距最小20mil差分对两
10、个线的长度相差最大5milRX和TX差分对之间的长度相差没有严格的限制，但是为了使延迟最小，应该保持在3.0英寸之内。对于RX和TX通道，不要因为满足长度问题而去蜿蜒曲折。距离层平面的边缘的空隙最小40mil过孔的使用总是要极力使过孔最少AC耦合电容TX和RX线上的AC耦合电容在COM板上LVDS布线指南：参数布线到LVDS连接器的最大信号线长度（成对的线）8.75英寸在COM板上信号线长度，包括载板上的连接器2.0英寸载板上允许的信号线长度6.75英寸差分阻抗100欧姆+/-20%单端阻抗55欧姆+/-15%线宽4mil两个差分线间的间距（差分对内）（S）7mil对与对之间的间隙（S）最小2
11、0mil差分对与高速周期信号之间相距最小20mil差分对与低速非周期信号之间相距最小20mil差分对之间的长度相差最大20mil时钟差分对与数据差分对长度相差最大20mil数据差分对之间的长度相差最大40mil参考平面最好是地平面距离层平面的边缘的空隙最小40mil过孔的使用最多2个过孔6.5 单端接口布线规则 不要造晶振、PLL、磁性元件或产生时钟利用时钟的IC下布线。 避免90度的直角，取而代之应该是弧线或45度角。 避免残留的多余线。 远离或避免并行与高速信号线。 在连续的层上无中断地布所有线（最好以地为参考）。 在数字地平面层之上，布数字电源和信号线。 旁路和去耦电容应该尽可能距离IC
12、脚近，且走线尽可能宽。PCI布线规则参数布线传输速率33MHz132MB/sec载板上允许的最大数据和控制信号线长度10英寸载板上允许的最大时钟线长度8.88英寸单端阻抗55欧姆+/-15%线宽5mil信号线间的间隙7mil单端信号线的长度差异最大200mil时钟信号之间的长度差异最大200mil层边缘留的空间最小40mil参考平面最好是地平面过孔数量总是要是过孔最小每个PCI插槽的去藕电容最小1x22uF，2x100nFVCC 5V最小2x22uF，4x100nFVCC 3.3V最小1x22uF，2x100nFVCC +12V最小1x22uF，2x100nFVCC -12V去藕电容应该尽可能
13、距离插座近IDE布线规则参数布线传输速率ATA100MHz100MB/sec载板上允许的最大信号线长度7英寸单端阻抗55欧姆+/-15%线宽5mil信号线间的间隙7mil选通和数据信号线的长度差异最大450mil数据信号之间的长度差异最大200milIDE_IOR与IDE_IOW之间的长度差异最大100mil层边缘留的空间最小40mil参考平面最好是地平面过孔数量总是要是过孔最小LPC布线规则参数布线传输速率33MHz16MBit/sec载板上允许的最大数据和控制信号线长度15英寸载板上允许的最大时钟线长度8.88英寸单端阻抗55欧姆+/-15%线宽5mil信号线间的间隙7mil信号线间的长度差异最大200mil时钟信号之间的长度差异最大200mil层边缘留的空间最小40mil参考平面最好是地平面过孔数量总是要是过孔最小
