《18组简易数字存储示波器().doc》由会员分享，可在线阅读，更多相关《18组简易数字存储示波器().doc（9页珍藏版）》请在金锄头文库上搜索。
1、简易数字存储示波器摘要 本系统基于示波器原理，以单片机为核心，结合CPLD和FPGA的数据处理能力，实现了波形的实时采样存储和实时显示功能，做到了波形的单踪采集与显示，并且能够对波形进行以下处理：频率、峰-峰值和平均值测量，AUTO SCALE，上下左右平移。系统达到了较高的性能指标。但也存在以下不足：不能做到双踪显示，平均值测量不准确等。电子信息工程李知周 张辉全 杨光义一、 方案论证与选择 1、总体方案 方案一：纯粹的单片机方式。由单片机、A/D、D/A以及存储器等构建系统。这种方式下单片机除了完成基本处理和分析外，还需要完成信号的采集、存储显示等控制工作与变换。其优点在于系统规模小，有一
2、定的灵活性，但是受到单片机本身指令速度的影响，A/D采样速率受到限制，实时采样性差，示波器的带宽受到很大限制，不适宜于显示高速和复杂的信号，无法满足要求。单片机衰减放大触发电路D/A转换A/D转换RAMAM放大器示波器键盘显示方案二：FPGA/CPLD或带有IP核的FPGA/CPLD方式。即用FPGA/CPLD完成数据的采集、存储、显示及A/D 、D/A等功能，由IP核实现人机交互及信号测量分析等功能。这种方案的优点在于系统结构紧凑、可以实现复杂测量与控制、操作方便；缺点是调试过程繁琐，而且控制难度大，可视化效果也较差。方案三：单片机与CPLD结合方式。即用单片机完成人机界面、系统控制、信号分
3、析、处理、变换功能，用CPLD完成采集控制逻辑及显示控制逻辑功能。此方案由可编程逻辑器件CPLD和单片机构成主要控制部件，在CPLD内部构造DMA控制单元和地址计数器，可实现高带宽、高速度的要求，在此方案中，示波器的带宽不会受到C51的指令速度的限制，可达到A/D最大采样速率的一半；系统可以对任意波形进行实时采样，实现波形的存储回放。这种方案兼有前两个方案的优点，且避开了它们的缺点，所以我们采用方案三。 该方案总体框图如下： RAMA/D转换信号处理 输入模拟示波器放大电路D/A转换触发电路 内触发C P L D单 片 机 键盘显示单片机和CPLD控制的数字存储示波器 2、前级信号处理方案一：
4、 程控放大由运算放大器AD844、模拟开关CD4051配合精密电位器实现。单片机控制CD4051选通不同通道的接入电阻值，从而得到不同的增益,实现从0.01V/div到1V/div的多挡的垂直分辨率。这种方案虽然易于扩展调试，但是控制起来比较复杂，而且放大倍数不够准确。方案二： 程控放大由DAC0832实现。信号由DAC0832的参考电压端输入，通过改变送入DAC0832的数据值来控制输出信号的幅度。这种方案可对输入信号幅度进行精确控制并实现垂直分辨率的多挡切换，而且控制方便，简单快捷。鉴于以上分析，我们当然选用方案二。但是到了后来，我们的CPLD引脚不能满足系统的需求，从各方面权衡考虑，我们
5、也放弃了方案二，仅仅在前级接入了一片LM311和一片AD844（宽带运算放大器）。 3、数据采集电路 对垂直分辨率要求为32级/div，刻度为8div，则总分辨率为： 32*8=256=28 选用8位A/D转换器可以满足要求。 另外，根据题目要求，采样速度要达到2M。 综上所述，我们选用TLC5510，该芯片是TI公司生产的位半闪速结构模数转换器，采用CMOS工艺制造，可提供最大Msps的采样率，完全可以满足题目要求。 4、采样方式方案一：周期采样（等效实时采样）：周期采样是指示波器可以从若干连续的信号周期中采集到的多组采样点来构成波形，采样点都是由一个同步触发脉冲到来后，经过不同的延时后启动
6、采集的。这称为等效时间采样，在这种模式下，一个同步触发脉冲到来以后，示波器就采集信号波形的一部分，并将其存贮在同一存储器的不同位置，如此进行下去经过若干次触发脉冲以后，存储器内存贮的足够的采样点，就可以在屏幕上重建一个完整的波形，周期采样使得示波器在高时基设置值之下给出很高的时间分离率，这样一来，就好象示波器具有了比共实际要样速率要高得多的一个虚拟采样速率或称等效实时采样。方案二：实时采样：实时采样是在信号存在周期对其采样。根据采样定理，采用速率必须高于信号最高频率分量的倍。对于周期的正弦信号，一个周期内应该有个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样个点以上。为了配合高速
7、模数转换器，必须用FPGA代替单片机准确的定时控制ADC的采样速率。以实现高速实时采样。 二者比较：等效时间采样虽然可以对很高频率的信号进行采样，可是步进延迟的采样技术与电路较为复杂。再者，它只限于处理周期信号，而且对单次触发采样无能为力。实时采样可以实现整个频段的全速采样，因此本设计采用方案二。 5、数据存储方案一、采用静态RAM（6264）存储采样量化后的波形数据，CPLD控制RAM的地址线，单片机的P1口协同控制高位地址。由于数据不但要高速存储，还要高速读取、转换输出，因而需要考虑一方工作而另一方要高阻态隔离的问题，这样就是硬件、软件都变得繁琐复杂。方案二、采用双口RAM，同时配合FPG
8、A控制RAM的地址线，从而达到波形数据的存储。双口RAM可以同时进行读和写操作，很适合题目的要求，但控制要求比较复杂，成本也比较高。方案三、充分利用FPGA的逻辑阵列和嵌入式阵列，将双口RAM写入到FPGA内部，这样可以免除外接RAM，既可以减少硬件电路的复杂，又可以提高简易数字示波器的可靠性。基于以上分析，我们选用方案三。但是在实际完成时，我们使用了三口RAM。一口作为FPGA的采样输入，一口作为波形输出，另一口作为单片机的数据读入，来完成波形参数的测量。二、波形参数的测量与计算 1、峰-峰值测量用单片机扫描RAM中的波形数据，查找数据的最大值和最小值。再根据下式计算波形的峰-峰值： Vpp
9、=（Dmax-Dmin）/（255/8）*A其中，Dmax为波形数据最大值，Dmin为波形数据最小值，A为垂直分辨率，单位：V/div。 2、频率测量 用单片机扫描存储在RAM中波形数据，找到波形的上升过零点位置或者波形数据的峰值，并记录此时的地址ADR1，在扫描下一个波形的上升过零点位置或者波形数据的峰值，并记录此时的地址ADR2，通过如下公式计算出波形的频率： f = 1/B(ADR2-ADR1)/20其中，B为水平分辨率，单位为s/div。 3、有效值测量先扫描RAM中的数据值，用测频法算出波形信号一个周期的地址间隔T，然后用下式计算信号的有效值： VRMS= 1/T0T u2(t)dt
10、 4、AUTO SCALE 单片机自动切换水平和垂直分辨率，每切换一次都对采样的数据进行一次处理，测出RAM内波形的峰-峰值和频率值，直到RAM中的波形数据适合显示和外界观察时，便稳定显示。三、主要功能电路的设计 1、前级信号处理 2、数据采集电路我们采用外部2.56V基准源（电路略），前端运放作用是产生偏置。使输入信号偏置到0.6V2.6V的电压范围内，具体的电路如下： 3、行扫描电路 将处理过的波形数据输入到DAC0800上，其输出的模拟电压输入到示波器的y轴上。电路图如下： 4、行扫描平移电路 5、列扫描和平移电路 同行扫描和平移电路。6、触发电路触发电路的作用在于保证每次时基在屏幕上扫
11、描的时候，时基扫描都从输入信号上的一个精确确定的点开始。如果没有触发电路，屏幕上面显示的将会是具有随机起始点的很多波形杂乱重叠的图象。触发有很多中方式，我们选用的是电平触发方式。此部分由CPLD完成。四、系统软件的设计1. 单片机程序设计软件流程图：2、FPGA程序设计内部系统框图：五、测试数据与分析 1、测量仪器及型号SG1733SB3A直流稳压稳流电源 TDS1002数字示波器Agilent33120A信号源 伟福E51/S型仿真器2、测试方法将电源、信号源和模拟示波器按下框图所示与自制系统连接好，打开仪器电源开关，给仪器预热。然后打开开关电源，并调整到所需的幅度范围内，接着关上电源，接上自制系统的供电端子，再打开电源，给系统供电，进行系统测试。 图81 系统测试连接框图3、测量数据4、数据分析六、总结分析与结论 通过上面对自制系统的测试与分析，该系统建立在高速实时采样上，可以观测周期信号或单次非周期信号，最大频率可达到20K，波形稳定且无明显失真，测量部分除平均值不太准确外，其他均可达到要求。参考书目1、第五届全国大学生电子设计竞赛获奖作品精选（2001）全国大学生电子设计竞赛组委会（编） 北京理工大学出版社2、电子线路设计、实验、测试( 第二版)谢自美（主编） 华中科技大学出版社3、单片机C语言Windows环境编程宝典 马忠梅（主编） 北京航空航天大学出版社
