《数字电路基础期末复习习题集含答案.docx》由会员分享，可在线阅读，更多相关《数字电路基础期末复习习题集含答案.docx（18页珍藏版）》请在金锄头文库上搜索。
1、数字电路基础期末复习习题集含答案 数字电路基础期末复习习题集 选择题 1一位十六进制数可以用 C 位二进制数来表示。 A. . B. . C. . D. . 16 2十进制数 25 用 8421BCD 码表示为 B 。 A. .10 101 B. .0010 0101 C. .100101 D. .10101 3以下表达式中符合逻辑运算法则的是 D 。 A.CC=C2 B.1+1=10 C.01 D.A+1=1 4. 当逻辑函数有 n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2 n 5.F=A +BD+CDE+ D= A 。 A. B. C. D. 6.逻
2、辑函数 F= = A 。 A.B B.A C. D. 7A+BC= C 。 A .A+B B.A+C C.（A+B）（A+C） D.B+C 8在何种输入情况下，与非运算的结果是逻辑0。 D B AD B A + D B A ) ( + ) )( ( D B D A + + ) )( ( D B D A + +) ( B A A B A B A A全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 1 9在何种输入情况下，或非运算的结果是逻辑0。 BCD A全部输入是 0 B.全部输入是 1 C.任一输入为 0，其他输入为 1 D.任一输入为 1 10. N 个触发器可以构成
3、能寄存 B 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 11一个触发器可记录一位二进制代码，它有 C 个稳态。 A.0 B.1 C.2 D.3 12存储 8 位二进制信息要 D 个触发器。 A.2 B.3 C.4 D.8 13对于 T 触发器，若原态 Qn=1，欲使新态 Qn+1=1，应使输入 T= A 。 A.0 B.1 C.Q D. 14对于 D 触发器，欲使 Qn+1 =Q n ，应使输入 D= C 。 A.0 B.1 C.Q D. 15对于 JK 触发器，若 J=K，则可完成 C 触发器 的逻辑功能。 A.RS B.D C.T D.T 16为实现将 JK 触发器转
4、换为 D 触发器，应使 A 。 A.J=D,K= B. K=D,J= C.J=K=D D.J=K= 17.边沿式 D 触发器是一种 C 稳态电路。 A.无 B.单 C.双 D.多 18.多谐振荡器可产生 B 。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 19.石英晶体多谐振荡器的突出是优点 C 。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭 20用 555 定时器组成施密特触发器，当输入控制端 CO 外接 10V 电压时，回差电压为 B 。 A.3.33V B.5V C.6.66V D.10V 21若在编码器中有 50 个编码对象，则要求输出二进制代码位数为 B
5、位。 A.5 B.6 C.10 D.50 22.一个 16 选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.16 D D D 23函数 ，当变量的取值为 ACD 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 24四选一数据选择器的数据输出 Y 与数据输入Xi 和地址码 Ai 之间的逻辑表达式为 Y= A 。 A. B. C. D. 25.一个 8 选一数据选择器的数据输入端有 E 个。 A.1 B.2 C.3 D.4 E.8 26在下列逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全
6、加器 D.寄存器 27八路数据分配器，其地址输入端有 C 个。 A.1 B.2 C.3 D.4 E.8 28用四选一数据选择器实现函数 Y= ，应使 A 。 A.D 0 =D 2 =0，D 1 =D 3 =1 B.D 0 =D 2 =1，D 1 =D 3 =0 C.D 0 =D 1 =0，D 2 =D 3 =1 D.D 0 =D 1 =1，D 2 =D 3 =0 29同步计数器和异步计数器比较，同步计数器的显著优点是 A 。 C B AB C A F + + =3X A A X A A X A A X A A0 1 201 1 0100 1 + + +00 1 X A A1 01 X A A3
7、X A A0 10 1 0 1A A A A + A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟 CP 控制。 30把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器。 A.4 B.5 C.9 D.20 31下列逻辑电路中为时序逻辑电路的是 C 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 32. N 个触发器可以构成最大计数长度（进制数）为 D 的计数器。 A.N B.2N C.N2 D.2 N 33. N 个触发器可以构成能寄存 B 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 34五个 D 触发器构成环形计数器，其计数长度
8、为 D 。 A.5 B.10 C.25 D.32 35同步时序电路和异步时序电路比较，其差异在于后者 B 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 36一位 8421BCD 码计数器至少需要 B 个触发器。 A.3 B.4 C.5 D.10 37.欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 B 级触发器。 A.2 B.3 C.4 D.8 38某电视机水平-垂直扫描发生器需要一个分频器将 31500H Z 的脉冲转换为 60H Z 的脉冲，欲构成此分频器至少需要 C 个触发器。 A.1
9、0 B.60 C.525 D.31500 39一个无符号 4 位权电阻 DAC，最低位处的电阻为 40K，则最高位处电阻为 B 。 A.4K B.5K C.10K D.20K 404 位倒 T 型电阻网络 DAC 的电阻网络的电阻取值有 B 种。 A.1 B.2 C.4 D.8 41为使采样输出信号不失真地代表输入模拟信号，采样频率 和输入模拟信号的最高频率 的 f s fax Im 关系是 C 。 A. B. C. 2 D. 2 42将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 C 。 A.采样 B.量化 C.保持 D.编码 43用二进制码表示指定离散电平的过程称为
10、 D 。 A.采样 B.量化 C.保持 D.编码 44将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B 。 A.采样 B.量化 C.保持 D.编码 45以下四种转换器， A 是 A/D 转换器且转换速度最高。 A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器 二、判断题（正确打，错误的打） 1 逻辑变量的取值，比大。（ ）。 2 异或函数与同或函数在逻辑上互为反函数。（ ）。 f s fax Imf s fax Imf s fax Imf s fax Im 3若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。 4因为逻辑表达式 A+B+AB=A+B
11、 成立，所以 AB=0成立。（ ） 5若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ） 6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（） 7逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ） 8逻辑函数 Y=A + B+ C+B 已是最简与或表达式。（ ） 9因为逻辑表达式 A + B +AB=A+B+AB 成立，所以 A + B= A+B 成立。（ ） 10对逻辑函数 Y=A + B+ C+B 利用代入规则，令A=BC 代入，得 Y= BC + B+ C+B = C+B 成立。（ ） 11TTL 与非门的多余输入端可以接固定高电平。（ ）
12、 12 当 TTL 与非门的输入端悬空时相当于输入为B A BCB AB AB A BCBBCBCBC 逻辑 1。（ ） 13普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ） 14CMOS 或非门与 TTL 或非门的逻辑功能完全相同。（ ） 15三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ） 16一般 TTL 门电路的输出端可以直接相连，实现线与。（ ） 17CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。（ ） 18TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。（ ） 19. D 触发器的特性方程为 Qn+1 =D，与 Q n无关，所以它没有记忆功能。（ ） 20.RS 触发器的约束条件 RS=0 表示不允许出现R=S=1 的输入。（ ） 21.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ） 22. 由两个 TTL 或非门构成的基本 RS 触发器，当 R=S=0 时，触发器的状态为不定。（ ） 23. 对边沿 JK 触发器，在 CP 为高电平期间，当J=K=1 时，状态会翻转一次。（ ） 24. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ） 25. 编码与译码是互逆的过程。（ ）
