《本科毕业设计---基于fpga的开关磁阻电机调速系统的设计.doc》由会员分享，可在线阅读，更多相关《本科毕业设计---基于fpga的开关磁阻电机调速系统的设计.doc（17页珍藏版）》请在金锄头文库上搜索。
1、基于FPGA的开关磁阻电机调速系统的设计开关磁阻电机调速系统主要有开关磁阻电机、功率变换器、液晶显示、按键操作、位置检测和FPGA控制器等六大部分组成, 如图1所示。功率变换器向SRM提供运转所需的能量，由蓄电池或交流电整流后得到的直流电供电；转子位置检测器负责位置信号的检测是SRM同步运行和系统控制的重要基础。FPGA主控制器是系统的中枢，它综合处理速度指令速度反馈信号及电流传感器，转子位置检测器的反馈信息电，流检测器负责检测实时电流，是SRM安全运行的保障和系统闭环的基础，以上各部分相辅相成 构成一个有机的整体。图 1开关磁阻电机调速系统（一） 硬件设计原理图1.1、FPGA开发板原理图F
2、PGA开发板顶层原理图主要由JTAG接口、主板数码管、发光二极管、键盘电路VGA电路、RS-232电路接口、电源电路模块、时钟及时钟分频电路组成。如图2所示，FPGA开发板顶层的接口电路的分配关系。图 2 开发板顶层原理图1.2、FPGA电源电路电源电路是保证整个FPGA硬件系统正常工作的核心部件。没有电源电路系统是无法工作的，本系统将交流电源经过整流滤波之后到到直流电压，使用三端稳压管，得到5V的直流电压，供给FPGA硬件系统，保证开发板的正常工作。图 3 FPGA电源电路1.3、JTAG电路JTAG是一种国际标准测试协议，主要用于芯片的内部测试，现在许多的高级器件都支持该协议，如单片机，D
3、SP,FPGA等器件。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别是模式选择、时钟、数据输入、数据输出线。JTAG电路是下载程序所必须的电路，在PC机上编写好的程序，经过编译处理之后，生成相应的可执行文件，通过JTAG电路将文件下载到芯片内部。如图4所示：图 4 JTAG电路1.4、功率桥模块原理图此模块是由六个IGBT组成的多用桥，可以通过跳线连接成所需要的H桥，三相全桥，四相不对称半桥等。在本设计中所需要是四相不对称半桥，所以只需要连接TX21,TX11和TX41，TX31就能组成四相不对称半桥。此模块在本设计中有着至关重要的作用，通过PWM脉冲功率桥的驱动模块来控制IG
4、BT的导通与关断从而能达到让电机运转目的。如图5所示：图5多功能功率桥1.5、IGBT驱动电路图本模块是多用桥的驱动模块主要由M57962L芯片构成，如果M57962L的第十三管脚PWM输入引脚为低电平时B1和E1产生15V的电压驱使IGBT的导通，而当PWM输入为高电平时B1和E1产生-9V的电压驱使IGBT的关断。从而能够根据PWM的占空比来调整IGBT导通或关断的时间，进而能够改变输出的电流大小。此外M57962L还具有过压保护功能。如图6所示：图6 IGBT驱动电路1.6、光电隔离原理图光耦合器一般由三部分组成：光的发射、光的接收及信号放大。输入的电信号驱动发光二极管（LED），使之发
5、出一定波长的光，被光探测器接收而产生光电流，再经过进一步放大后输出。这就完成了电光电的转换，从而起到输入和输出的隔离的作用。由于光耦合器输入输出间互相隔离，电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力。也是实现弱电对强电的控制的重要部件，所以采用光电隔离输出PWM波可以避免外界信号干扰FPGA ，避免了电磁对FPGA程序的干扰，导致的程序跑飞现象，提高了系统的可靠性。从而使FPGA具有良好的工作环境，正常输出PWM波等。如图7所示，光电隔离电路主要是由6N137芯片完成光和电的隔离。由6N137芯片将FPGA输出的高电平是3.3V的PWM波，通过隔离得到5V的高电平输出PW
6、M波，从而驱动IGBT的驱动芯片。图7 PWM光电隔离电路（二）系统软件设计2.1、NIOS处理器结构基于SOPC的嵌入式系统结构如图8所示，主要包括嵌入式微处理器(CPU核)、定时器(Timer)、嵌入式锁相环(PLL)、嵌入式数字信号处理器(DSP)及其他IP模块等部分。和传统的单片机相比，基于FPGA的NIOS软核系统具有CPU外围功能模块可定制剪裁的优势，用户只需根据项目的需要，添加自己所需要的外设，即可完成产品的设计，并且集成在一片芯片里边。这样就可以大大缩减产品的开发周期，提高产品性能的稳定性。图8 基于SOPC的嵌入式系统结构2.2、FPGA的NIOS处理器的定制本设计系统主要应
7、用到Altera公司的FPGA芯片EP3C40F484C8内部所嵌入的NIOS ii软核CPU、定时器2个、锁相环（PLL）、PIO口、RAM和ROM几个模块，其中NIOS与FPGA内部电路进行数据交换的主要是PIO口，通过PIO口可以控制PWM模块的使能及输出，读取速度计算电路模块的计算结果，PID调节的信号的输入等。本系统的定制原理图如图9所示：图9 开关磁阻电机NIOS系统23、锁相环倍频、分频电路锁相环电路系统构成主要是由Altera公司的FPGA内部所包含的免费的IP核，通过ALT_PLL锁相环IP核可以很容易地实现分频和倍频的功能，只需要通过设置Pll内的相关参数即可。此电路模块主
8、要完成功能：（1）NIOS软核工作所需要的100MHz的频率c0。通过引脚PIN_G2接外部输入20MHz的晶振，经过5倍频之后得到100MHz的频率c0接入NIOS的时钟输入端，保证系统能够正常工作。（2）PWM电路模块的工作时钟频率c1。根据PWM模块电路工作原理，时钟的输入做为三角波发生器的时钟，计数器计数得到三角波，再通过比较器比较得到PWM波，c1主要是保证计数器正常计数的需要。通过外部接入的20MHz的频率，经过20分频之后得到1MHz的频率。图10 锁相环电路2.4、PWM模块的设计2.4.1、PWM波形实现原理目前，采用FPGA产生PWM波形的方法很多，如上下计数法、存储查表法
9、等，本文采用技术比较的方法来实现PWM波形的产生，原理如所示。其原理是：三角波发生器的值小于比较值时，输出低电平，高于比较值时输出高电平，如图所示。其中，三角波作为载波，比较值寄存器的值作为调制，可以根据需要改变PWM脉冲的宽度。图 11 PWM产生原理图三角波的实现是通过10位计数器IP核设置为增减计数模式，增减计数控制使能端为1时增计数，为0时是减计数。当计数值到达计数器最大值1024时，输出一个上升沿脉冲信号，输入D触发器，使其输出状态取反一次，从而有效地使计数器工作在增减计数模式下，实现了三角波生成的功能。 调节PWM波的占空比是电机调速的重要手段，若比较寄存器的值逐渐增大，输出脉冲的
10、开启时间变大，PWM占空比逐渐变大，功率器件输出给电机电枢的能量增加，电机加速；若比较寄存器的值减小，输出脉冲的开启时间变小，PWM占空比逐渐变小，功率器件输出给电机电枢的能量减少，电机减速。PWM波产生电路如图：图12 PWM波产生电路2.4.2、PID控制原理常规模拟PID控制系统原理框图如图13所示 图13 PID控制原理图PID控制器是一种线性器，它根据给定值r(t)与实际输出构成控制偏差： (5-1)将此偏差的比例（P）、积分（I）和微分（D）通过线性组合构成控制量，对被控对象进行控制。其控制规律为： (5-2)其传递函数： (5-3)式中，为比例系数，为积分时间常数，为微分时间常数
11、。2.4.3、本设计系统PID模块的实现 本设计所采用的是增量式PID算法，所谓增量式PID是指数字控制器的输出只是控制量的增量。当执行机构需要的控制量是增量，而不是位置量的绝对数值时，可以使用增量式PID控制算法进行控制。 增量式PID控制算法可以通过式（5-9）推导出。由式（5-9）可以得到控制器的第k1个采样时刻的输出值为： （5-10）将式（58）与式（5-10）相减并整理，就可以得到增量式PID控制算法公式为： （5-11） 增量式PID控制算法与位置式PID算法式（5-8）相比，计算量小的多，因此在实际中得到广泛的应用。PID算法最终可以化简为,其可以很容易利用FPGA内部的IP核
12、实现。本系统利用一个减法器，实现误差值的求取，采用三个乘法器实现公式当中的乘法，再利用一个加法器相加，最终得到计算结果，在通过一个比较器，当计算结果大于0时输出高电平，计算结果小于0时，输出一个低电平，在NIOS当中读取该电平的状态，根据该状态值增加或者减小PWM脉冲宽度的值，达到脉宽调制的效果。其中的、及 的 移位操作是通过乘法器的流水线时钟选择实现的。 图14 增量式PID算法电路2.4.2、测速电路模块两路位置信号输入，每一次跳变上升沿或下降沿都要产生一次计算过程，读取计数器的数值即可计算出各路信号相邻两个跳变之间的标准脉冲个数N，脉冲个数的计算是在固定频率的脉冲信号下计算的。图15 位
13、置信号示意图根据T测速法，可得如下转速计算公式： 式中，n为开关磁阻电动机转速，单位r/min；是一路信号上升沿和下降沿之间的机械角度差，如图15所示， =15/360,单位r；是该路信号上升沿和下降沿之间经过的时间差，单位min；是计数器的时钟频率；由于测速范围为2562047r/min，当n=2048r/min时，计数值N=256，则为0.2MHz，即当计数器的时钟频率选在0.2MHz时，系统能正常运行。当n=256r/min， =1/24， =0.2MHz，则可以得到N=211。在最低速时计数值N为最大，所以选用N脉冲计数器为11位二进制计数器。同样，通过计算可以得到，故等式的分子可选1
14、9位全1的数据。本系统实际设计，主要由异或门、计数器、常数值及除法器三部分构成，如下图所示。捕获信号通过IN1，IN2引脚接入，经过XOR门之后，得到15占空比为50%的倍频信号。倍频信号高电平期间使能计数器，对固定频率的时钟进行计数，低电平期间进行速度值的计算（除法运算），最后得到速度值。图16 电机转速计算模块2.5 基于NIOS II软核应用软件编程2.5.1、主程序的设计 主函数程序，主要完成系统函数的初始化，根据软件所设计的标志位控制相关模块的运行与停止，是整个软件编写最主要的部分。本设计系统主函数主要完成功能：主函数流程图见下图所示：初始化液晶键盘函数功能设置函数启动函数电机控制函
15、数给定速度设置函数数速度控制选择函数显示函数实际系统设计主函数截图如下：图17 系统主函数2.5.2、开关磁阻电机位置检测捕获中断函数本设计捕获功能的实现是同过NIOS的IO口外设，将其设置为2输入的输入端口，此时IO口具有捕获功能，可以检测开关磁阻电机的两个位置传感器的位置信号，在NIOS软件编程中读取捕获到状态值，来确定开关磁阻的电机A、B、C、D四相，哪一相导管，哪一相关闭，从而给电机绕组通电，使电机转动起来。在定制NIOS软核系统中，将CAP_PIO端口设置为同步边沿捕获，并且上升沿和下降都捕获，这样在捕获中断函数当中读取捕获值，同时完成电机换向。由电机结构决定，电机每转动一圈，进24次中断。本设计中NIOS定制中的捕获端口实际设计如下图所示：图18 捕获IO口设置为双沿同步捕获首先进入捕获中断函数后，完成读取捕获值、换相函数、清除
