《可逆计数器设计.doc》由会员分享，可在线阅读，更多相关《可逆计数器设计.doc（9页珍藏版）》请在金锄头文库上搜索。
1、安 康 学 院HDL数字系统课程设计报告书课题名称：可逆计数器设计姓 名：学 号：2009222407院 系：电子与信息工程系专 业：电子信息工程指导教师：时 间：2011-12-19课程设计项目成绩评定表一、设计任务及要求：1、设计任务：设计一个同步4位二进制可逆计数器。2、要 求：CLR为异步清零端，S为同步置数端，EN用于控制计数器的工作，CLK为时钟脉冲输入端，UPDN为计数器方向控制端。同步4位二进制可逆计数器的状态表CLRSENCLKUPDN工作状体1置零01预置数0011加法计数0010减法计数000保持指导教师签名： 年 月 日 二、指导教师评语： 指导教师签名： 年 月 日
2、三、成绩评定：指导教师签名： 年 月 日四、系部意见：系部盖章： 年 月 日设计项目成绩评定表电子与信息工程系 2011年12月 课程设计报告书目录设计报告书目录一、设计目的1二、设计思路1三、设计过程13.1、系统方案论证13.2、模块电路设计2四、系统调试与结果5五、主要元器件与设备5六、课程设计体会与建议56.1、设计体会56.2、设计建议6七、参考文献6可逆计数器的设计一、设计目的1、熟悉modelsim的基本操作和功能。2、掌握modelsim实现仿真的流程。3、掌握可逆计数器的设计思路。4、了解可逆计数器的组成及工作原理。5、熟悉可逆计数器的设计和制作。二、设计思路1、设计抢答器电
3、路。2、设计可预置时间的定时电路。3、设计报警电路。 4、设计时序控制电路。三、设计过程3.1、系统方案论证数字抢答器总体方框图如图1所示。图 1 数字抢答器框图其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。3.2、模块电路设计抢答器电路如图2所
4、示。图2 数字抢答器电路该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于“清除”端时，RS触发器的端均为，4个触发器输出置，使74LS148的，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1，=1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。此外，1Q，使74LS148，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为1Q，使，所以74LS148
5、仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置于“清除”然后再进行下一轮抢答。图 3 可预置时间的定时电路定时电路如图3所示。由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。报警电路如图4所示。由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo1.43/（RI2R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。图
6、 4 报警电路时序控制电路如图5所示。时序控制电路是抢答器设计的关键，它要完成以下三项功能： 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。图5的工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，来自图 2中的74LS279的输出 1Q=0，经G3反相， A1，则时钟信号CP能够加到74LS192的CPD
7、时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为 1，门G2的输出=0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，1Q1，经 G3反相， A0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出=1，74LS148处于禁止工作状态，从而实现功能的要求。当定时时间到时，则“定时到信号”为0，=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。四、系统调试与结果1、组
8、装调试抢答器电路。2、可预置时间的定时电路，并进行组装和调试。当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。3、调试报警电路。4、定时抢答器的联调，注意各部分电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。五、主要元器件与设备数字电路实验箱或EDA软件Quartus集成电路 74LS1481片，74LS2791片，74LS483片，74LS1922片，NE5552片，74LS001片，74LS1211片。电 阻 5102只，1K9只，4.7kl只，5.1kl只，100kl只，10k1只，15k1只， 68kl只。电 容
9、 0.1uF1只，10 uF2只，100 uF1只。三极管 3DG121只。其 它 发光二极管2只，共阴极显示器3只。六、课程设计体会与建议6.1、设计体会通过这次对数字抢答器的设计与制作，让我了解了设计电路的程序，也让我了解了关于抢答器的基本原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。此外，本实验也可通过EDA软件Multisim10实现。通过这次学习，让我
10、对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。6.2、设计建议我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状态，完成设计。七、参考文献1 康华光. 电子技术基础. 北京：高等教育出版社，1999年；2 彭华林等编. 数字电子技术. 长沙：湖南大学出版社，2004年；3 金唯香等编. 电子测试技术. 长沙：湖南大学出版社，2004年；4 侯建军. 数字电路实验一体化教程. 北京：清华大学出版社，北京交通大学出版社，2005年；5 阎石. 数字电子技术基础. 北京：高等教育出版社，2001年；6 赵春华、张学军.电子技术基础仿真实验. 北京：机械工业出版社出版社，2007年；上交材料：(1)、要求纸制文档一份，用A4纸张打印。(2)、电子文档一份，用自己的学号和姓名命名文件名。(3)、必须有仿真和测试结果。1 电子与信息工程系 2011年5月
