三路抢答器设计

《三路抢答器设计》由会员分享，可在线阅读，更多相关《三路抢答器设计（22页珍藏版）》请在金锄头文库上搜索。

1、河北联合大学2010级本科课程设计三路抢答器的设计姓 名：徐来立学 院：电气工程学院专 业：10表2学 号：_7指导教师：刘丽萍2012年12月11日目录第一章实验目的3第二章设计要求与内容4第三章设计及原理53.1总体方案设计53.1.1设计思路53.1.2总电路框图53.2各模块设计方案及原理说明53.2.1抢答电路53.2.2倒计时电路9第四章电路仿真124.1 抢答电路124.2 倒计时电路12第五章 收获、体会和建议15附录151. 总电路图152. 元件引脚图163. 元器件清单194. 参考文献20第一章实验目的通过三路数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础 理

2、论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合 使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555 电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实 验课程大纲所要求掌握的基本内容。第二章设计要求与内容基本要求利用数字电路设计一三路抢答器，要求：1）允许三人参加，并且有锁定功能，用LED实现最先抢答的队员号码，系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。2）数字显示功能：数字抢答器定时为30S，启动开启键以后要求I）定时开始；II）扬声器要短暂报警；III）发光二极管亮灯；如果在30S内抢答有效，计时结束，30S内抢

3、答无效，系统短暂报警，发光二极管灯灭提高要求1）按钮到控制中心距离20M2）计分显示。可以进行加/减分第三章设计及原理3.1总体方案设计3.1.1设计思路 本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功 能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封 锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人 发出抢答命令之后才有效。 当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答 者的组别，也可以用发光二极管直接指示出组别。 在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按 下开始抢答按钮后，开始进行30秒

4、倒计时，此时，若有组别抢答，显示该组别 并使抢答指示灯亮表示“已有人抢答”；当计时时间到，仍无组别抢答，则计时 指示灯灭表示“时间已到”，主持人清零后开始新一轮抢答。3.1.2总电路框图图3-1总电路框图3.2各模块设计方案及原理说明 3.2.1抢答电路此部分电路主要完成的功能是实现三路选手抢答并进行锁存，同时有相应发 光二极管点亮和数码显示。使用优先编码器74LS148和锁存器74LS297来完成。 该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编 号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁 止其他选手按键，其按键操作无效。工作过程：开关S置

5、于清除端时，RS触 发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端 =0，使之处于工作状态。当开关S置于开始”时，抢答器处于等待工作状态， 当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后， CTR=1,RBO =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示 为“5”。此外，CTR=1,使74LS148优先编码工作标志端=1，处于禁止状态， 封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为CTR=1, 使优先编码工作标志端=1，5所以74LS148仍处于禁止状态，确保不会出二 次按键时输入

6、信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就 会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字 显示1-3。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮 抢答。原理图如下：清除主持人控制并图3-2抢答模块原理图RS触发器：7.保持状态。当输入端接入5 = R =1的电平时，如果基本SR触发器现态 Q=1、Q =0，则触发器次态Q=1、Q =0；若基本SR触发器的现态Q =0、Q =1，则触发器次态Q =0、Q =1。即S = R =1时，触发器保持原状态不变。2. 置0状态。当S =1, R =0时，如果基本SR触发器现态为Q = 1、Q

7、 =0， 因R =0，会使Q =1,而Q =1与S =1共同作用使Q端翻转为0；如果 基本SR触发器现态为Q =0、Q =1，同理会使Q =0，Q =1。只要输入信号S =1, R =0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。3. 置1状态。当S =0、R =1时，如果触发器现态为Q =0、Q =1，因S =0，会使G1的输出端次态翻转为1,而Q=1和R =1共同使G2的输出端Q =0；同理当Q=1、Q =0，也会使触发器的次态输出为Q = 1、Q =0；只要S =0、R =1,无论触发器现态如何，均会将触发器置1。4. 不定状态。当S =R =0时，无论触发器的原状态如何

8、，均会使Q=1, Q =1。 当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看G1和G2两 个门翻转速度快慢，所以称S =R =0是不定状态，在实际电路中要避免此 状态出现。基本RS触发器的逻辑图、逻辑符号和波形图如图3-3所示。3）逻辑图（b）逻辑符号（。）波形图A暗出A/AhA&hX&1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX010D1010XXXXX011010010XXXX0111011010XXX011111D0010XX0111111D1010X0111111110010D111111111101表3-174LS148

9、点值.发4LS148的输入端和输出端低电平有效。/0 I7 是输入信号，对 Y0为三位二进制编码输出信号，Is =1时，编码器禁止编码，当Is =0时， 允许编码。YS是技能输出端，只有在Is =0，而I0 I7 均无编码输入 信号时为0。Yex为优先编码输出端，在Is =0而I0 I7 的其中之一 有信号时，Yex =0。I0 I7各输入端的优先顺序为：I7 级别最高， I0级别最低。如果I7 =0 （有信号），则其它输入端即使有输入信号，均 不起作用，此时输出只按7 I编码，Y2 Y1 Y0 =000。优先编码被广泛用 于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高

10、 的设备先编码。图3-4译码显示电路二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输 出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当 然可译出2n个输出信号。显示译码器由译码输出和显示器配合使用，最常用的 是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有 74LS48、74LS47等。字符显示器：分段式显示是将字符由分布在同一平面上的 若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。 而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较 高，工作电压大约1.53V，驱动电流为几十毫安。图附3-4

11、是七段LED数码管 的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的 数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配 接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。图附2-6（a）是共阴式LED数码管的原理图，使用时，公阴极接地，7个阳极ag由相 应的BCD七段译码器来驱动。3.2.2倒计时电路原理图如下：1HJ7cz-图3-5倒计时模块原理图该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192 减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。完成的 功能是当主持人按下开始抢答

12、按钮后，进行30s倒计时，到0s时倒计时指示灯 亮。当有人抢答时，计时停止。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计 数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答 时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。图3-6 555定时器连接图由555定时器和三极管构成报警电路。其中555构成多谐振荡器，振荡频率fo= 1.43/(

13、RI + 2R2) C,其输出信号经三极管推动扬声器。PR为控制信 号，当PR为高电平时，多谐振荡器工作，反之，电路停振。控制输入信号为经过编码的抢答选手的信号，当有人在有效时间内抢答时， 定时时间到时无人抢答时，输入信号为高电平，报警电路发出报警信号；反之， 输入信号为低电平时，报警器不工作。将连接好的555定时器的输出端接在示波 器上，呈现如下符合要求的方波。图3 -7 555定时器输出波形第四章电路仿真4.1抢答电路第2路抢答器抢答后的显示，同时发光二极管指示灯发光，如下图:图4-1抢答电路仿真CTR端的示波器波形：如图，拨动开关后，CTR上跳，有人抢答时，CTR下跳图4-2 CTR端仿

14、真曲线4.2倒计时电路倒计时开始后开始计数，同时倒计时指示灯亮直到倒数到0秒熄灭，如下图:图4-3倒计时电路仿真在BO1和BO2端放置示波器，波形如图：计时器个位减到0时，BO1出现一个下跳；计时器十位减到0时，BO2出 现一个下跳。照也橄近裴Log黑ffiM近Nog第五章收获、体会和建议这次课程设计的电路是比较复杂的。虽然以前课程设计中接触过一些电子电 路，但在初期还是感到无从下手。在整个电路的设计过程中，花费时间最多的是 各个单元电路的连接及电路的仿真上，在多种方案的选择中，我们仔细比较分析 其原理以及可行的原因，最后还是在通多次对电路的改进，上机仿真，终于使整 个电路可稳定工作。设计过程中，我深刻的体会到在设计过程中，需要反复实践， 其过程很可能相当烦琐，有时花很长时间设计出来的电路