《AB类高摆幅COMS功率放大器.doc》由会员分享，可在线阅读，更多相关《AB类高摆幅COMS功率放大器.doc（6页珍藏版）》请在金锄头文库上搜索。
1、AB类高摆幅COMS功率放大器F.Mistlberger and R.Koch摘要-功率放大器需要将面积小、静态功耗低和峰值电流大、输出电压摆幅高的特点相结合。对于使用一个5V单电源供电的情况，在A类输出级附近采用漏极耦合是实现上述要求的最好方式。然而，这些电路级存在较大的静态电流变化和交越失真。对于用在扩音器和更小的电话听筒上的功率放大器，已经提出了新的方案解决这些问题。这种放大器有1.2mA的静态电流，64mA的峰值电流，驱动25的负载时输出摆幅为3.2V，并且S/THD大于60dB。I.简介出于降低成本和获得最大程度的灵活性的要求，有必要将功率放大器集成到通信CMOS芯片中。这些放大器常
2、常要满足矛盾的要求，比如低静态电流以达到最小功耗，大信号电流，高输出摆幅以及低失真。在接下来的篇幅里，给出了一个用于扬声器和电话听筒并集成到编译码芯片ARCOFI-SP(Audio Ringing Codec Filter featuring Speakerphone Function，一种具有免提功能的音频振铃编解码器，过滤器）中的功率放大器。ARCOFI-SP是一个用户电话芯片组的组成部分，它的接收路径的模拟部分（图1）包括一个低噪声（105dB信噪比）、最大增益为30dB的麦克风可编程增益放大器，紧随其后的是一个16位二阶-A/D转换器。传输路径的模拟部分包括两个16位二阶-D / A转
3、换器,其中一个用来驱动一对用于200差分负载的手机信号放大器，另一个用来驱动一对用于50差分负载的扬声器放大器。扬声器放大器在下面给予了描述。一个数字信号处理器用来计算滤波器功能以及处理频率和音调产生。功率放大器的目标规格在表I中给出。适度的信噪比要求允许以增加谐波失真为代价优化电流和面积消耗。II伪源极跟随输出CMOS运算放大器的最大可能输出电压摆幅是通过漏极耦合互补输出晶体管获得的。然而，这种类型的简单结构会在这一级电路中产生额外的极点，并且会在输出级产生依赖负载的增益。另一方面，源跟随级没有足够的电压摆幅。一种结构经常被用来解决这个问题3,4，就是使用伪源跟随器（PSF）组成一个互补的漏
4、极相连的输出对，并且给这个输出对的每个晶体管都配上一个所谓的误差放大器（图2）。完整的结构工作在单位增益的状态。误差放大器可以用很大的动态电压摆幅驱动输出晶体管的栅极，从而可以减少输出晶体管的面积。在适当的失真要求下，输出晶体管甚至可以被驱动进入三极管区。PSF基本结构的主要缺点是对静态电流很敏感，因此对由两个误差放大器的偏置电压失配引起的待机功耗也很敏感。静态电流与偏移电压失配和PSF级增益的乘积成比例。考虑到偏移电压在几毫伏的范围里，使用小信号模型计算静态电流变化如下： 只有一个输出晶体管 只有一个输出晶体管 取均值其中，假设两条支路的误差放大器开环增益（v），输出晶体管跨导（gm），输出
5、晶体管的栅源电压（Vgs），和误差放大器的偏移电压差（VOS）相同。为了保持低静态电流变化，只有约20dB或更低的开环增益是允许的。因此，有必要设置一个高增益的前置放大级来获得足够的可以满足S/THD,PSR等特性要求的开环增益。一个常见的扩展PSF的方法增加了一个额外的互补源跟随器（SF）级，具有相对小的晶体管的尺寸和输出电流消耗（图2）。对于小的输出电压，PSF级是关闭的，例如通过有意内置偏移电压的方式，而只有标准源跟随器是工作的。通过这种方式使实现大型PSF输出晶体管的零静态电流成为可能，而且由于偏移不匹配产生的变化问题可以得到解决。对于较大的输出电压，由PSF输出晶体管接管工作。然而，
6、这种电路产生了一个新的问题。为了使接管失真最小化，必须跟踪这两个输出级。当两个前置输出相连，SF和PSF被同一个节点驱动时，就可以做到这一点5。可是，与SF相关的晶体管（M1-M4）的输出电压摆幅受到堆叠晶体管的数量的限制。由于两个前置输出相连，当SF相关的输出晶体管被驱动进入三极管区并且PSF的输出摆幅随后受到限制，用来驱动PSF(M5,M6)的输出会产生更大的失真水平。一个更好的解决方案就是与SF和PSF相关的前置输出不直接耦合。然而，它需要保证对两个输出进行跟踪。通过使用图三所示的一个额外的放大器，就可以追踪前置放大器的低摆幅SF驱动输出和高摆幅PSF驱动输出。其原理类似于经常用于单端至
7、差动转换的原理。这个额外的放大器，在我们看来就是一个差分级，可以监控前置输出，并通过附加电流源（M11）控制SF相关输出。晶体管M4的尺寸将相应减少。对于中低输出电压，SF输出能以很小的误差追踪PSF输出电压。对于大的输出摆幅，晶体管M1和M4被推入三极管区，并导致相应的SF输出晶体管被关闭。只有PSF输出是打开的。III误差放大器一种经常使用的误差放大器的拓扑结构是一个标准的差分级配上图4所示的电流镜负载及相应的n沟道输出晶体管。对于输出管上面的支路，使用相同的结构但是要将n管和p管互换。这种结构输出晶体管栅上的最大电压摆幅可以写成下面形式：其中：，我们可以得到：。令并且根据之间的关系，可以
8、得出在Vout取最小值时，M10栅上的电压摆幅将达到最大值，结果如下：较低的Vin要求大的VGSM10，但它只可能是一个较小的值。误差放大器相对于VSS的共模范围是有限的，这也限制了整个放大器的输出电压范围。图5中是一个改进的误差放大器。附加的电流镜M5、M6提供了将输出晶体管M10的栅极与差分级的同相输出端相连所需的反相。那么缓冲输出电压和差分输出电压有了相同的极性，并且或多或少地同步变化。然而，使用了图4中的差分级后，负输出摆幅高出地电位一个阈值电压。添加了源跟随器后，差分级的共模范围可以扩展到地电位。差分级不对称的负载提供的偏置电压可以确保输出晶体管M10的静态电流为0。输出晶体管M10
9、的最大栅压计算如下：其中，假设VGSM7和VGSM2大小相等（但极性相反），因此有：，可以看出VDsatM5可以接近电源电压。但是，为了确保M10的高栅压摆幅，VDsatM5应该小于VDD/2从而使VGSM10的值可以高于VDD/2。例如：，那么，达到了使用标准结构所能获得的值的两倍。IV测量结果完整的功率放大器电路图如图6所示。这个放大器采用2微米双多晶硅、双金属层工艺制造的。图7是两个采用桥架构的放大器的显微照片。必须通过双结合线实现低电阻连接，从而获得高达的电流。在完整的ARCOFI电路中，这种功率放大器由专门的、和其他芯片电源分开的电源供电。电源线宽度最高为100pm。测量结果取自采用
10、桥式连接的两个放大器，并在表I中进行了总结。差分负载包括一个50电阻和一个300pF电容的并联。图8展示了放大器在输出电压峰-峰值为7.4V、频率为1Khz时的失真。二次和三次谐波系数低于75dB，远远优于指标，因此在减小面积和电流损耗方面对电路进行进一步的优化是可能的。在1Khz时测量的差分电源抑制比高于80dB，在1Mhz时仍然可以达到35dB。作者衷心感谢E. Engelhardt提供的放大器版图，以及和J. Feldmann进行的有益的讨论。参考文献l J. A. Fisher and R. Koch, “A highly linear buffer amplifier,” IEEE
11、J. Solid-Stare Circuits, vol. SC-22, pp. 330-334, June 1987.2 L. Tomasini et al., “A low-voltage high-drive differential amplifier for ISDN applications, ” in Proc. ESSCIRC88.3 J. A. Fisher, “A high performance CMOS power amplifier,” IEEE J. Solid-state Circuits, vol. SC-20, pp. 1200-1205, Dec. 1983
12、.4 K. E. Brehmer and J. B. Wieser, “Large swing CMOS power arnplifier,” IEEE J. Solid-State Circuits, vol. SC-18, pp. 624-629, Dec. 1983.5 K. Nagaraj, “Large-swing CMOS buffer amplifier,” IEEE J. Solid-State Circuits, vol. 24, pp. 181-183, Feb. 1989.6 D. M. Monticelli, “A quad CMOS single-supply op amp with rail-torail output swing,” IEEEJ. Solid-state Circuits, vol. SC-21, pp. 1026-1034, Dec. 1986.
