《计算机组成与结构(性能设计)总结.docx》由会员分享，可在线阅读，更多相关《计算机组成与结构(性能设计)总结.docx（13页珍藏版）》请在金锄头文库上搜索。
1、第一章:1. what is the computer architecture计算机体系结构是那些对程序员可见的系统属性，换句话说，这些属性直接影响到程序的逻辑执行。2. what is the computer organization计算机组成是实现结构规范的操作单元以及其相互连接。组成的属性包括那些对程序员可见的硬件细节，如控制信号、计算机和外设的接口以及储存器使用的技术。3. what is the structure of a computer system 分层性质的系统。是由一系列互相关联的子系统，每个子系统又在结构上分层，直到分成我们所能达到的一些基本子系统的最低级。4. w
2、hat are the functions of a computer -处理数据(Data processing)-数据的储存(Data storage)-数据传送(Data movement)-对之前的三种功能进行控制(Control)。5. describe the principal elements of a computer-中央处理器（CPU）-主储存器-I/O-系统互连：6. describe the principal elements of a CPU-控制单元-算术逻辑单元（ALU）-寄存器-CPU内部互连第二章1. Describe the structure of v
3、on Nuemann machine:-主储存器-算术逻辑运算单元（ALU）-控制器-输入/输出设备（I/O）。2. Describe the Stored Program concept程序以某种形式与数据一同存在储存器中，编程的过程就可以简化。这样，计算机就可以通过在储存器中读取程序来获取指令，而且通过设置一部分储存器的值就可以编写和修改程序。3. Describe moores law摩尔定律指的是单芯片上所能包含的晶体管数量每年翻一番，并且这种态势在不远的将来还会一直走下去。4. Describe the ways to speed up the microprocessor-流水线技
4、术-加入cache，L1&L2cache-通过增加新的电路，减小电路间的距离来提高速度，使得性能提高-Branch prediction（转移预测）- Data flow analysis（数据流分析）-Speculative execution（推测执行）: 第三章1. Describe three key of von Neumann architecture -数据和指令储存在单一的“读、写储存器”中-储存器的内容通过位置寻址，而不关心储存在其中的数据类型-以顺序的形式从一条指令到下一条指令的（除非有明确的修改）执行2. Program concept:-A sequence of st
5、eps -for each steps, an arithmetic or logical operation is done.-for each operation, a different set of control signals is needed.(e.g. ADD, MOVE)3. Computer Components-中央控制单元（CPU）-I/O部件 -主存（存放暂时的代码和结果）4. 多重中断的处理方法：禁止中断和定义优先级5. 三种系统总线结构：数据总线，地址总线，控制总线。第四章储存器性能（memory performance）:存取时间，周期时间，传输率。存储器层次
6、结构：-主板内寄存器-主板外储存器（RAM）内存-离线存储器每位价格下降；容量增大；存取时间变长；处理器访问存储器的频率降低。Locality of reference(储存器引用、访问的局部性)During the course of the execution of a program, memory references tend to cluster.Mapping Function(映射功能)-直接映射：是最简单的映射技术，将主存中的每一块映射到一个固定可用的cache行中。命中率低-全相联映射：全相联映射克服了直接映射的缺点，它允许每一个主存块装入cache中的任意行。命中率最高，
7、成本也高。-组相联映射：中和了直接映射的和全相联映射的优点。替换算法：-最近最少使用的被替换-先进先出-最不常用-随机写策略：写直达技术：-对所有操作都同时对主存和cache进行，以保证主存中的数据总是有效的。缺点是产生了大量的储存通信量，可能引起瓶颈问题。写回法：它减少了主存的写入。只更新cache中的数据。缺点是部分主存数据无效，I/O模块的存取只允许通过cache进行。第五章 DRAM：利用电容充电来储存数据，位元中的电容有、无电荷分别代表二进制的1或0.需要周期地充电刷新来维持数据的储存。SRAM：是一个数字设备，它使用与处理器相同的逻辑元件，只要电源不断，将一直保持它所存储的数据。两
8、者的区别：-DRAM位元小且电路简单 -DRAM密度高且价格低 -DRAM要求有支持刷新的电路-SRAM速度快，用于cache，DRAM用于住储存器模块组织：第七章I/O模块-主要功能或需求分为控制和定时,处理器通信,设备通信,数据缓冲,检错几种.-过程:1.处理器查询I/O模块，以检查所连接设备的状态。2.I/O模块返回设备状态。3.如果设备运转正常，并准备就绪，则处理器通过向I/O模块发出一条命令，请求数据传送。4.I/O模块获得来自外设的一个数据单元。5.数据从I/O模块传送到处理器。编址方式-储存器映射式I/O：储存单元和I/O设备有单一的地址空间。处理器将I/O模块的状态和数据寄存器
9、看成储存单元一样对待，使用相同的机器指令来访问储存器和I/O设备。-分离式I/O：让总线即有储存器的读线和写线，同时也有输入和输出的命令线。第九章整数表示(9.2)符号-幅值表示法(9.2.1)2的补码表示法(9.2.2)不同位长之间的转换(9.2.3)整数算数加减法的上溢规则：两个数相加，若他们同为正数或同为负数，则当且仅当结果的符号位变为相反时才出现上溢。无符号位的整数乘法浮点数表示第十章机器指令要素：-操作码 -源操作数引用 -结果操作数引用 -下一指令引用 -主存或虚存 -处理器寄存器 -立即数 -I/O设备指令表示：ADD 加 SUB 减 MUL 乘 DIV 除 LOAD 由储存器装
10、入 STOR 保存到储存器指令类型：数据处理:算数和逻辑指令;数据储存:储存器指令;数据传送:I/O指令;控制：测试和分支（branch）指令。 地址数目：有单地址指令，两地址指令，三地址指令三种方式。单地址指令：这在早先机器中是很普遍的，其隐含地址是被称为累加器的CPU寄存器。累加器提供一个操作数，且结果被保存回累加器。第十一章寻址方式：-立即寻址：殉职的最简单的形式是立即寻址。优点：除了取指指令外，获得操作数不要求另外的储存器访问，于是节省了一个储存器或高速缓存周期。其缺点是数的大小受限于地址字段的长度，而在大多数指令集中此字段长度与子长度相比是比较短的。-直接寻址：只要求一次储存器访问，
11、而且不需要为生成地址的专门计算。不足是只能提供有限的地址空间。-间接寻址：让地址字段指示一个储存器字地址，而此地址处保存有操作数的全长度地址。优点是对于N位字长来说能有2的N次方个地址可用。缺点是为了取一个操作数，指令执行需要两次访问储存器，第一次为了得到地址，第二次才是得到它的值。-寄存器寻址：类似于直接寻址。唯一的不同是地址字段指的是寄存器而不是一个主存地址优点：一是指令中需要一个较小的地址字段，二是不需要储存器访问。缺点是地址空间十分有限。-寄存器间接寻址：类似于间接寻址。两种情况唯一的不同是，地址字段指的是储存器位置还是寄存器。-偏移寻址：三种偏移寻址-相对寻址-基址寄存器寻址-变址第
12、十二章指令周期: -取址:将下一条指令由储存器读入 -执行:解释操作码并完成指定的操作-中断:若中断是允许的并且有中断发生,则保存当前进程的状态并为此中断间接周期: 流水线策略：对处理进行如下分解-取指令(FI) -译码指令(DI) -计算操作数(CO) -取操作数(FO) -执行指令(EI) -写操作数(WO)写后读相关性也是真相关读后写也是反相关写后写是输出相关处理分支指令方法:-多个指令流 -预取分支目标 -循环缓冲器 -分支预测 -延迟分支多个指令流:复制流水线的开始部分,并允许流水线同时取这两条指令,使用两个指令流.带来的问题有1.使用多个流水线,会对有寄存器和储存器访问的竞争延迟.
13、2.在原先的分支判断还没有解决之前,可能又有另外的分支指令进入流水线.预取分支目标: 识别出一个条件分支指令时,除了取此分支指令之后的指令外,分支目标出的指令也被取来.这个目标被保存直到分支指令被执行.若是分支发生,则目标已经被预取来了.缓冲储存器:取址阶段维护的一个小的但极高速的储存器,含有n条最近顺序取来的指令.若一个转移将要发生,硬件首先检查转移目标是否在此缓冲器中.若是,则下一条指令由此缓冲器取得.非常适合循环或迭代.分支预测: 预测绝不发生,预测总是发生,依操作码预测,发生/不发生切换,转移历史表. 延迟分支:改进流水性能的另一可能方法是自动重排程序中的指令,这样可以把一条分支指令移
14、到实际所期望的位置之后.第十三章计算机诞生以来主要的进步有：-系列概念(family concept)-微程序式控制器(micro programmed control unit)-高速缓存存储器(cache memory)-流水(pipelining)-多个处理器(multipleprocessors)-精简指令集计算机（RISC）结构 RISC Characteristics One instruction per cycle Register to register operations Few, simple addressing modes Few, simple instruction formats Hardwired design (no microcode) Fixed instruction format More compile time/effortRISC v CISC Not clear cut Many designs borrow from bothphilosophies e.g. PowerPC and Pentium IIRISC与CISC特征对比CISC(复杂指令集计算机)和RISC(精简指令集计算机)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。早期的
