《数字逻辑模拟试题》由会员分享，可在线阅读，更多相关《数字逻辑模拟试题（16页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑模拟试题一单项选择题1表示任意两位无符号十进制数至少需要（ ）二进制数。A6 B7 C8 D9 2余3码10001000对应的2421码为（ ）。A01010101 B.10000101 C.10111011 D. 111010113下列四个数中与十进制数（72）10相等的是( )A（01101000）2 B.（01001000）2C.（01110010）2 D.（01001010）24某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其高电平噪声容限UNH
2、=( )A0.3V B.0.6V C.0.7V D.1.2V5标准或-与式是由（ ）构成的逻辑表达式。 A与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6.根据反演规则，的反函数为（ ）。A. B. C. D. 7、对于TTL或非门多余输入端的处理，不可以（ ）。A、接电源 B、通过0.5k电阻接地 C、接地 D、与有用输入端并联8下列四种类型的逻辑门中，可以用（ ）实现三种基本逻辑运算。A. 与门 B. 或门 C. 非门 D. 与非门9 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（ ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门10以下电路中可以实现线与
3、功能的有（ ）。A.与非门 B.三态输出门 C.传输门 D.漏极开路门 11要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）。AJK=00 B. JK=01 C. JK=10 D. JK=11 12设计一个四位二进制码的奇偶校验器，需要（ ）个异或门。A2 B. 3 C. 4 D. 513相邻两组编码只有一位不同的编码是( )A2421BCD码 B.8421BCD码 C.余3码 D.循环码14下列电路中，不属于时序逻辑电路的是( )A计数器 B.全加器 C.寄存器 D.RAM15一个4位移位寄存器，现态为0111，经右移1位后其次态为( )A0011或1011 B.1101或1
4、110C.1011或1110 D.0011或111116为了将正弦信号转换成与之频率相同的脉冲信号，可采用( )A多谐振荡器 B.移位寄存器C.单稳态触发器 D.施密特触发器17一个6位地址码、8位输出的ROM，其存储矩阵的容量为( )bit.A648 B.48 C.256 D.818某8位DAC，当输入全为1时，输出电压为5.10V，当输入D=（10000000）2时，输出电压为( )A5.10V B.2.56V C.1.28V D.都不是19PROM是一种_可编程逻辑器件。( )A与阵列可编程、或阵列固定的B.与阵列固定、或阵列可编程的C.与、或阵列固定的 D.与、或阵列都可编程的20、R
5、OM不能用于_。 A. 函数运算表 B. 存入程序 C. 存入采集的动态数据 D. 字符发生器二多项选择题1逻辑函数F=AB和G=AB满足关系（ ）。A. B. C. D. 2函数则F和G相“与”的结果是（ ）。A B 1 C D 3设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。Ax和y同为高电平 ； B x为高电平，y为低电平 ；Cx为低电平，y为高电平 ； D x和y同为低电平.4组合逻辑电路的输出与输入的关系可用（ ）描述。A真值表 B. 流程表 C逻辑表达式 D. 状态图 5. TTL电路在正逻辑系统中，以下输入中（ ）相当于接1。A悬空 B. 通过3k电阻接电源
6、 C通过3k电阻接地 D. 通过510电阻接地 三填空题1数字逻辑电路可分为组合和_两大类。2用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫_。3四变量逻辑函数的标准与或式为F(a,b,c,d)=m(0,2,3,4,6,8,9,11,13) ，其标准或与式为_，它的反函数的标准与或式为_。4三态逻辑门输出有三种状态：0态、1态和_。5在组合逻辑电路中，当输入信号改变状态时，输出端可能出现的虚假过渡干扰脉冲的现象称为_。6根据需要选择一路信号送到公共数据线上的电路叫_。7、16个触发器构成计数器，该计数器可能的最大计数模值是_。8触发器按功能分可分为RS、D、JK、T和_。9某计数器
7、的输出波形如图1所示，该计数器是_进制计数器。10Moore型时序逻辑电路的输出仅仅取决于_，而不受电路当时的输入信号影响或没有输入变量。11对于一个频率有限的模拟信号，设其最高频率分量的频率为fmax，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：fs_。12为了构成8K16bit的RAM，需要_片1K8bit的RAM，地址线的高_位作为地址译码的输入，地址译码使用的是_线_线译码器。13在A/D转换中，最小量化单位为，如果使用四舍五入法，最大量化误差为_，如果使用只舍不入法，最大量化误差为_。14、10位A/D转换器中，已知输出为258H时，对应的输入电压为1.2V，则
8、当输入的电压为1.8V时，输出的数字量是_H。1574LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出 =_。168线3线优先编码器74LS148的优先权顺序是I7，I6，I1，I0 ，输入低电平有效，输出Y2 Y1 Y0为二进制反码输出。当I7I6I5I4I3I2I1I0 为11010101时，输出 Y2 Y1 Y0_。 四、分析题1用图形法将下列逻辑函数化成最简“与或”式。F(A,B,C,D)=m(0，2，4，5，6，7，12)+d(8，10)2分析图中所示电路的逻辑功能。列出真值表，写出电路输出函数S的逻辑表达式。3、分析图中所示的组合逻辑电路，要求
9、： （1） 写出输出Y1、Y2的表达式。 （2） 列出真值表 （3） 说明电路逻辑功能 4根据图中所示4选1数据选择器实现的组合电路，写出输出E表达式并化成最简“与或”表达式。5、时序电路如图所示，写出各触发器的驱动方程、该电路的状态方程，并画出状态转换图，说明电路功能（设各触发器的初态均为0）。 6、电路如图所示，已知CP端输入脉冲的频率为10kHz，试分析当输入控制信号A，B，C，D，E，F，G，H，I分别为低电平时，Y端输出的脉冲频率各为多少？并说明电路的逻辑功能。11I1I2I3I4I5I6I7I8I9Y0Y1Y2Y3CRLDD0D1D2D3Q0Q1Q2Q3CPTEPE1CPABCDI
10、EFGHCY74LS14774LS161五、设计题1在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括主裁判在内）认为运动员上举合格，才可发出合格信号，用最少的与非门设计满足上述要求的组合逻辑电路。2、试用PLA设计一个满足以下要求的译码电路。该电路输入信号DCBA为4位二进制码。输出信号Y1、Y2、Y3在下列几种情况下有确定的状态： 当DCBA所对应的十进制数为13时，Y1=1，Y2=Y3=0； 当DCBA所对应的十进制数为68时，Y2=1，Y1=Y3=0； 当DCBA所对应的十进制数为1113时,Y3=1，Y1=Y2=0。 3用同步四位二进制计数器741
11、61构成初始状态为0100的七进制计数器。画出状态转换图和连线图。4用同步四位二进制计数器74160构成48进制的计数器。画出状态转换图和连线图。5、用八选一数据选择器74HC151设计一个函数发生器电路，S1、S2为控制端，A、B为逻辑变量输入端，Y 为函数发生器输出端，要实现的功能如图所示。6、图（a）是一个序列信号产生电路的框图，其输出L与时钟脉冲CP的波形如图（b）所示。试用边沿D触发器和中规模组合逻辑器件设计该时序电路。六、作图题1、图中(d)所示A、B、C信号为图(a)、(b)、(c)各电路的输入波形。分析电路，试对应画出L1、L2和L3的输出波形。(d)2、触发器电路及输入信号的波形如图所示， 试分别画出D触发器的Q和Q1的波形。3由集成定时器555的电路如图7所示，请回答下列问题。（1）构成电路的名称；（2）已知输入信号波形uI，画出电路中uO的波形（标明uO波形的脉冲宽度）；
