《计算机组成原理重点题型选择填空综合简答》由会员分享，可在线阅读，更多相关《计算机组成原理重点题型选择填空综合简答（6页珍藏版）》请在金锄头文库上搜索。
1、1、为了缩短指令中地址码的位数，应采用以下那种寻址?A. 立即数B.寄存器C.直接2、当定点数加减法运算采用双符号位时，发生负溢出的特征是双符号位为【C】A. 00 B. 01C. 10D. 113、动态存储器的最大刷新周期为【A】。A. 2ms B. 2psC. 5psD. 500ns4、十进制数-1的IEEE754实用短浮点格式的代码为【B】。A. 01000000101000000000000000000000B. 10111111100000000000000000000000C. 01100000101000000000000000000000D. 11000000101000000
2、0000000000000005、动态存储器(DRAM)依靠【D】。A.门电路存储信息B.触发器存储信息C.多路开关存储信息D.电容电荷存储信息6、在浮点加减运算中,对阶的原则是【C】。A.大阶向小阶对齐B.被加数向加数对齐C.小阶向大阶对齐D.加数向被加数对齐7、在原码乘除法中，符号位单独运算，数值部分采用【A】进行运算。A.绝对值B.原码C.补码D.反码8、下列说法中哪个是错误的？A符号相同的两个数相减是不会产生溢出的B. 符号不同的两个数相加是不会产生溢出的C. 逻辑运算是没有进位或借位的运算D. 浮点乘除运算需进行对阶操作9、设机器数字长8位(含2位符号位)，若机器数DAH为补码，则算
3、术左移一位得，算术右移一位得。A. B4H EDHB. F4H 6DHC. B5H EDHD. B4H 6DH10、 下列 不属于设计微指令结构时所追求的目标？A. 增大控制存储器的容量B. 提高徽程序的执行速度C. 缩短微指令的长度二、分析计算题1. 假设要传送的数据信息1010，若约定的生成多项式为：G (x) =x3+1，请问应附加的校验位是什么？发送的CRC编码是什么？应附加的校验位是 011，CRC编码为1010011。假定在接收到端接收到的信息为1000011，说明是如何检测其错 误的？在接收端对收到信息1000011与1001作模2除，由于余数不为零，所以检测到是 发生了错误。2
4、、根据操作数所在的位置，指出其寻址方式。（1）操作数在寄存器中，是什么寻址方式？寄存器寻址（2）操作数地址在寄存器中，是什么寻址方式？寄存器间接寻址（3）操作数在指令中，是什么寻址方式？立即寻址（4）操作数地址在指令中，是什么寻址方式？存储器直接寻址（5）操作数地址为某一寄存器中的内容与位移量之和，可以是什么寻址方式？相对寻址、基址寻址、变址寻址（6）操作数地址采用默认寄器，是什么寻址方式？隐含寻址3、假定一个32位的微处理器，指令字长32位，每条指令由两部分组成，其中第一个字节 为操作码，剩余的为立即数或操作数地址。（1）可直接访问的最大主存空间是多少？可直接访问的最大主存空间是16MB（2
5、）指令寄存器各需要多少位？指令寄存器32位（3）该微处理器运算电路是多少位？运算电路32位4、某计算机具有24位地址线，按其最大寻址能力配置了一个主存储器，（1）、存储器容量是多少？容量为16M （2）、如果用2MX4位的存储器芯片构造该存储器，共需多少芯片？需16个存储芯片（2MX4位）（3）、该存储器需要多少个片选信号？用哪些地址信号去产生 些片选信号？需8个片选信号，用高3位的地址码作为3-8译码器的输入信号。三、简答题1、Cache命中率和哪些因素有关？命中率的大小与CACHE的容量、块的大小、CACHE 的映象方式及替换算法、CACHE的级数都有关系。2、SRAM依靠什么存储信息？
6、DRAM依靠什么存储信息？何为存“0”？何为存“1”？ SRAM 依靠双稳态电路存储信息，一种稳态是“0”则另一种状态就为“1”； DRAM依靠电容能充、 放电来存储信息。充有电荷为“1”，无电荷则为存储“0”。四、综合应用题1、某机型CPU的寻址范围为64KB，要求从6000H开始接有4片8KB的存储器，要求：（1） 写出每片RAM的地址范围？4片的寻址范围分别是：6000H-7FFFH、8000H-9FFFH、 A000H-BFFFH、 C000H-DFFFH（2）画出选片控制的译码逻辑图；（3）如果运行时发现不论往哪片存储器写入数据，以A000H为起始地址的存储器芯 片都有相同的数据，请
7、分析故障原因？说明译码器有错误，Y5输出始终为低， 从而使相应的芯片始终选中2、设计算机的主存储器为64KX16位，采用直接地址映像方式的高速缓存容量为1K字， 每块4字。（1）主存储器的地址分为哪几个字段？每个字段的位数是多少？主存的容量为 64K字，每字16位 主存字地址有16位。分为区号、区内块号、块内地址。分别为6位、 8位，2位。（2）高速缓存地址的标志字段、块号和块内地址字段分别有多少位？ 1K=2 10 高速缓存字地址为10位直接地址映像的高速缓存用区号作为标志，标志字段即区号6位。 块内地址2位。高速缓存块号有102=8位（3）高速缓存中可装入多少块数据？ 28=256 高速缓
8、存中可装入256块数据。3、某微处理器具有一个16KB容量的、采用直接相联映像方式的CACHE。假定块大小为32字节，问主存20位地址空间的8000AH的单元应该映象到CACHE中的哪一块位置？块 内的地址又是多少？结果：100000， 000000000，01010区号 块号块内地址4、一条双字长的取数指令（LDA，其功能是将形式地址所指示的操作数取到累加器AC中） 存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地 址。假设PC当前值为102，变址寄存器XR的内容为100，基址寄存器的内容为200，存储 器各单元的内容如下图所示。写出在下列寻址方式中，取数指
9、令执行结束后，累加器。的内容。5A0寻址方式AC内容（1）存储器直接寻址800（2）立即寻址300（3）存储器间接寻址600（4）相对寻址500（5）变址寻址700（6）基址寻址200（低），双向数据总线D7DO（低），由R/W线控制读/写。请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。8，可选SRAM芯片的容量为4K X 4 ；地址总线A 17、下图是CPU与主存的连接图，请根据该图解答下列问题：(!)确定图中/Y4所连接的2KX8的ROM芯片所对应系统程序区的地址范围是什么？系 统程序区的范围是6000H67FFH(2)确定图中/Y5所连接的二片RAM芯片的片选表
10、达式以及所对应的地址范围是什么？用 户程序区的范围是6800H6BFFH13、某机有8条微指令III8 ,每条微指令所含的微命令控制信号如表6-4所列。表z 崔指笛所含谨命令捽葡信号hdf-IILLkL1L1Laj分别代表10种不同性质的微命令信号，假设一条微指令的操作控制字段为8 位，请安排微指令的操作控制字段格式，并将全部微指令代码化。解：因为微指令的操作控制字段只有8位，所以不能采用直接控制法。又因为微指令 中有多个微命令是兼容性的微命令，如微指令I 1中的微命令ae，故也不能采用最短 编码法。最终选用字段编码法和直接控制法相结合的方法。将互斥的微命令安排在同一段内， 兼容的微命令安排在不同的段内。b、i、j这3个微命令是互斥的微命令，把它们安排 在一个段内，e、f、h这3个微命令也是互斥的，把它们也安排在另一个段内。此微指 令的操作控制字段格式如图6-3 1所示。其中：字段1的译码器输出对应的微命令为0 0 无0 1b10 i11 j字段2的译码器输出对应的微命令为00 无01 e10 f11 h将全部8条微指令代码化可以得到I1:1110 0 10 1I2:10 110 0 10I3：00000111I4:01000000I5:01011001I6：10001111I7：01100011I8:10000111图WL谩指夺控制字段格式
