逻辑电平的一些概念 要了解逻辑电平的内容，首先要知道以下几个概念的含义：1输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时， 则认为输入电平为高电平2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时， 则认为输入电平为低电平3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的 电平值都必须大于此 Voh4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电 平值都必须小于此Vol5：阀值电平（Vt）：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平它是一 个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证 稳定的输出，则必须要求输入高电平〉Vih，输入低电平 Vih > Vt > Vil > Vol。
6： Ioh:逻辑门输出为高电平时的负载电流（为拉电流）7： lol：逻辑门输出为低电平时的负载电流（为灌电流）8： Iih:逻辑门输入为高电平时的电流（为灌电流）9： Iil：逻辑门输入为低电平时的电流（为拉电流）门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门开路的 TTL、 CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE）,使用时应审查是否接 上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适对于集电极开路（OC）门，其 上拉电阻阻值 RL 应满足下面条件：（1） ： RL < （VCC－Voh） /（n*Ioh＋m*Iih）（2） ： RL > （VCC－Vol） /（Iol＋m*Iil）其中n：线与的开路门数；m：被驱动的输入端数常用的逻辑电平•逻辑电平：有 TTL、CMOS、LVTTL、ECL、PECL、GTL； RS232、RS422、LVDS 等淇中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列， 2.5V 系列和 1.8V 系列•5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
•3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平•低电压的逻辑电平还有 2.5V 和 1.8V 两种•ECL/PECL和LVDS是差分输入输出•RS-422/485 和 RS-232 是串口的接口标准， RS-422/485 是差分输入输出， RS-232 是单端输入输出电平人们在初学 电 的时候，往往把抽象的电学概念用水的具体现象进行比喻如水流比电流、水压似电压、 水阻喻电阻解释 电平 不妨如法炮制我们说的 水平 ，词典中解释与水平面平行、或在某方面达到一定 高度，引申指事物在同等条件下的比较结论如人们常说到张某工作很有水平、李某办事水平很差这样 的话都知其含义所在即指 张某 与 李某 相比而言故借 水平 来比喻 电平 能使人便于理解什么是 电平 ？ 电平 就是指电路中两点或几点在相同阻抗下电量的相对比值这里的电量自然指 电功率 、 电压、电流并将倍数化为对数，用分贝表示，记作dB分别记作：10lg(P2/P1)、20lg(U2/U1)、20lg(l2/l1) 上式中 P、 U、 I 分别是电功率、电压、电流使用dB有两个好处：其一读写、计算方便如多级放大器的总放大倍数为各级放大倍数相乘，用分贝则 可改用相加。
其二能如实地反映人对声音的感觉实践证明，声音的分贝数增加或减少一倍，人耳听觉响 度也提高或降低一倍即人耳听觉与声音功率分贝数成正比例如蚊子叫声与大炮响声相差100万倍，但 人的感觉仅有60倍的差异，而100万倍恰是60dB[推荐]LVDS信号原理和设计(完)1 LVDS 信号介绍LVDS： Low Voltage Differential Signaling，低电压差分信号LVDS传输支持速率一般在155Mbps (大约为77MHZ)以上LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输， 其低压幅和低电流驱动输出实现了低噪声和低功耗IEEE在两个标准中对LVDS信号进行了定义ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限 速率为 1.923Mbps1.1 LVDS信号传输组成LVDS 信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器差分信号发送器： 将非平衡传输的TTL信号转换成平衡传输的LVDS信号通常由一个IC来完成，如：DS90C031差分信号 接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
通常由一个IC来完成，如：DS90C032 差分信号互联器：包括联接线(电缆或者PCB走线)，终端匹配电阻按照IEEE规定，电阻为100欧我 们通常选择为100，120欧1.2 LVDS信号电平特性LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗， 因此驱动器输出的电流大部分都流过100Q 的匹配电阻，并在接收器的输入端产生大约350mV的电压电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ； 3.5mA * 120 = 420mV 由逻辑“0”电平变化到逻辑“1”电平是需要时间的由于LVDS信号物理电平变化在085――155V之间，其由逻辑“0"电平到逻辑'T'电平变化的时间比TTL 电平要快得多，所以LVDS更适合用来传输高速变化信号其低压特点，功耗也低采用低压技术适应高速变化信号，在微电子设计中的例子很多，如： FPGA 芯片的内核供电电压为 2 5V 或1.8V； PC机的CPU内核电压，PIII800EB为1.8V；数据传输领域中很多功能芯片都采用低电压技术。
1.3 差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在发送侧，可以形象理解为：IN= IN+ - IN-在接收侧，可以理解为：OUT= IN+ - IN- = IN所以：在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，仍然是：线路传输干扰同时存在于差分对上，假设干扰为q,则接收则：OUT=[(IN+)+q] - [(IN-) + q]= IN+ - IN- = OUT= IN噪声被抑止掉上述可以形象理解差分方式抑止噪声的能力在实际芯片中，是在噪声容限内，采用'比较”及'量化”来处理 的LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化由于LVDS驱动器典型的偏置电压 为+ 1.2V,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器 的地是共模电压这个共模范围是：+0.2V〜+2.2V建议接收器的输入电压范围为：0V〜+2.4V抑止共模噪声是DS （差分信号）的共同特性，如RS485,RS422电平，采用差分平衡传输，由于其电平幅 度大，更不容易受干扰，适合工业现场不太恶劣环境下通讯什么是电压、电流、电功率？无线电爱好者都十分清楚。
而谈及 电平 能说清楚的人却不多尽管人们经 常遇到，书刊中亦多次谈起电路中的高电平、低电平、电平增益、电平衰减，就连电工必备的万用表上都 有专测电平的方法和刻线，而且dB、dBp、dBm的字样也常常可见尽管如此，因电平本身概念抽 象，更无恰当的比喻，故人们总是理解不清、记忆不深笔者从业近 40年，目前又从事电工电子教学工作， 对上述现象感觉颇深为此，对 电平 的概念进行了多方探寻，觅得一简捷概括的定义并找到贴切的比 喻，能加深理解，故欲旧题重谈人们在初学 电 的时候，往往把抽象的电学概念用水的具体现象进行比喻如水流比电流、水压似电压、 水阻喻电阻解释电平不妨如法炮制我们说的水平，词典中解释与水平面平行、或在某方面达到一定 高度，引申指事物在同等条件下的比较结论如人们常说到张某工作很有水平、李某办事水平很差这样 的话都知其含义所在即指张某与李某相比而言故借水平来比喻电平能使人便于理解什么是电平？电平就是指电路中两点或几点在相同阻抗下电量的相对比值这里的电量自然指电功率、电压、电流并将倍数化为对数，用分贝表示，记作dB分别记作：10lg（P2/P1）、20lg（U2/U1）、20lg（l2/l1） 上式中 P、 U、 I 分别是电功率、电压、电流。
使用dB有两个好处：其一读写、计算方便如多级放大器的总放大倍数为各级放大倍数相乘，用分贝则 可改用相加其二能如实地反映人对声音的感觉实践证明，声音的分贝数增加或减少一倍，人耳听觉响 度也提高或降低一倍即人耳听觉与声音功率分贝数成正比例如蚊子叫声与大炮响声相差100万倍，但 人的感觉仅有60倍的差异，而100万倍恰是60dB逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义：1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时， 则认为输入电平为高电平2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时， 则认为输入电平为低电平3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的 电平值都必须大于此 Voh4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电 平值都必须小于此 Vol5：阀值电平（Vt）：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平它是一 个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证 稳定的输出，则必须要求输入高电平〉Vih，输入低电平
对于一般的逻辑电平，以上参数的关系如下：Voh > Vih > Vt > Vil > Vol6： Ioh:逻辑门输出为高电平时的负载电流（为拉电流）7： Iol：逻辑门输出为低电平时的负载电流（为灌电流）8： Iih:逻辑门输入为高电平时的电流（为灌电流）9： Iil：逻辑门输入为低电平时的电流（为拉电流）门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门开路的 TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE）,使用时应审查是否接 上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适对于集电极开路（OC）门，其 上拉电阻阻值RL应满足下面条件：（ 1）： RL < （ VCC－Voh） /（ n*Ioh＋m*Iih）（ 2）： RL > （ VCC－Vol） /（ Iol＋m*Iil）其中n：线与的开路门数；m：被驱动的输入端数 ：常用的逻辑电平•逻辑电平：有 TTL、CMOS、LVTTL、ECL、PECL、GTL； RS232、RS422、LVDS。