《WM8805数据手册 中英文对照》由会员分享，可在线阅读，更多相关《WM8805数据手册 中英文对照（91页珍藏版）》请在金锄头文库上搜索。
1、* WM8805是一种高性能的用户模式S / PDIF收发器,支持8个接收通道和1传输通道。 *用晶振或由外部提供高质量的主时钟用来恢复低抖动地由S / PDIF提供的主时钟。*用高性能的内部锁相环产生所有典型的音频时钟。一个专用的CLKOU脚提供了一个高驱动时钟输出。 *通过提供一个选项,允许设备仅仅是用来清理(de抖动)接收到的数字音频信号。 *该设备可用于在软件的控制模式或独立的硬件控制模式。在软件控制方式,支持2-wire和3-wire接口模式。 *状态和错误监测是内置的,结果可以通过控制接口读出,在“标志”模式下通过音频数据接口GPO脚(音频数据和状态标志附加)。 *音频数据接口支持
2、I2S,向左对齐,右对齐和DSP音频格式的字长16位,与采样率从32到192KHz/秒。 *设备提供一个28脚无铅SSOP封装。1. 数字输入插脚有施密特触发器的输入缓冲区。2. 参考表6设备配置在上电或硬件复位。1. 锁相环和数字供电必须始终在供电电压范围0.3 v以内内。2. 锁相环和数字地必须始终在地电压的0.3 v以内。1. 锁相环和数字供电必须始终在供电电压范围0.3 v以内内。2. 锁相环和数字地必须始终在地电压的0.3 v以内。 DEVICE DESCRIPTION设备描述INTRODUCTION FEATURES介绍功能 IEC-60958-3 compatible with
3、32 to 192k frames/s support. IEC - 60958 - 3兼容32到192 k帧/ s的支持 Supports AES-3 data frames. 支持aes 3数据帧 Support for reception and transmission of S/PDIF data. 支持S / PDIF数据的接收和传输。 Clock synthesis PLL with reference clock input and low jitter output. 时钟合成锁相环根据参考时钟输入并输出低抖晃的信号。 Supports input reference clo
4、ck frequencies from 10MHz to 27MHz. 支持输入参考时钟的频率从10 mhz到27 mhz。 Dedicated high drive clock output pin. 专用高驱动时钟输出引线。 Register controlled channel status bit configuration. 寄存器控制通道状态位配置。 Register read-back of recovered channel status bits and error flags. 寄存器复诵的通道状态比特和错误恢复的标志。 Detection of non-audio dat
5、a, sample rate and de-emphasis. 检测非音频数据,采样率和去加重。 Programmable GPOs for error flags and frame status flags. 可编程GPOs错误标志和帧状态标志。The WM8805 is an IEC-60958 compatible S/PDIF transceiver with support for up to eight receivedS/PDIF data streams and one transmitted S/PDIF data stream.这个WM8805是iec - 60958兼容
6、的S / PDIF收发器,支持多达8个接收S / PDIF数据流和一个S / PDIF传输数据流。The receiver performs data and clock recovery, and transmits recovered data from the chip eitherthrough the digital audio interface or, alternatively, the device can loop the received S/PDIF databack out through the S/PDIF transmitter producing a de-j
7、ittered S/PDIF transmit data stream. Therecovered clock may be routed to a high drive output pin for external use. If there is no S/PDIF inputdata stream the PLL can be configured to output all standard MCLK frequencies or it can beconfigured to maintain the frequency of the last received S/PDIF dat
8、a stream. 接收器处理数据和时钟恢复,并且通过芯片任何一个数字音频接口传输恢复的数据或者设备可以循环确认S / PDIF数据，回收由S / PDIF发射机产生一个S / PDIF低抖动传输数据流。这个恢复的时钟可能被路由发送到一个高驱动外部引线输出。如果没有S/PDIF输入数据流，这个锁相环可以被配置为输出所有标准MCLK频率或去维持最后一次收到的S / PDIF数据流的频率。The transmitter generates S/PDIF frames where audio data may be sourced from the S/PDIFreceiver or the dig
9、ital audio interface. Timing for the S/PDIF transmitter interface can be sourcedfrom the internally derived MCLK ine loop through mod or it can be taken from an external source.S/PDIF FORMAT S/PDIF is a serial, bi-phase-mark encoded data stream. An S/PDIF frame consists of two subframes. Each sub-fr
10、ame is made up of:发射器生成的S/PDIF音频数据帧,它可能来自S / PDIF接收机和数字音频接口。在所相环模式下定时来源于内部驱动的MCLK主时钟或来自外部源。串行双相编码数据流。一个S / PDIF帧包含了两个子帧，每个子帧由下面的部分组成：S/PDIF FORMAT S/PDIF 格式S/PDIF is a serial, bi-phase-mark encoded data stream. An S/PDIF frame consists of two subframes.Each sub-frame is made up of:*S / PDIF是串行,双相标记编
11、码数据流。一个S / PDIF帧包括两个子帧。每个子帧是由下列各项构成: Preamble a synchronization pattern used to identify the start of a 192-frame block or subframe序文一个同步模式用来识别192 -帧块或付帧的标志 4-bit Auxiliary Data (AUX) ordered LSB to MSB4位辅助数据(辅助)顺序为MSB到 LSB 20-bit Audio Data (24-bit when combined with AUX) ordered LSB to MSB*20位音频数据
12、(24位当加上4位附加位（AUX）时)顺序为MSB到 LSB Validity Bit a 1 indicates invalid data in the associated sub-frame有效位- 1显示无效的数据在相关的付帧 User Bit over 192-frames, this forms a User Data Block*用户位192 -帧位,这形成一个用户数据块 Channel Bit over 192-frames, this forms a Channel Status Block*通道位超过192帧,这形成一个通道状态块 Parity Bit used to ma
13、intain even parity over the sub-frame (not including the preamble)*校验位用于维持甚至奇偶校验在付帧内(不包括序言)An S/PDIF Block consists of 192 frames. Channel and user blocks are incorporated within the 192-frame S/PDIF Block. For Consumer mode only the first 40-frames are used to make up the Channeland User blocks. Fi
14、gure 6 illustrates the S/PDIF format. The WM8805 does not support transmissionof user channel data. Received user channel data may be accessed via GPO pins.一个S / PDIF块由192帧组成。通道和用户块合并在一起在S / PDIF块 192帧之内。对于用户模式仅仅第一个40帧用来携带通道和用户块。图6演示了S / PDIF格式。这个WM8805不支持用户数据传输通道。被承认用户通道数据可以通过GPO脚访问。POWER UP CONFIG
15、URATION 上电配置The operating mode of the WM8805 is dependent upon the state of SDIN, SCLK, SDOUT, CSB andGPO0 when the device is powered up or a hardware reset occurs. Table 6 summarises theconfiguration options.当设备启动或一个硬件复位发生时，WM8805的操作模式取决于SDIN,SDOUT SCLK,SDOUT, CSB and GPO0的状态。表6总结了配置选项注意:当设备运行在硬件模式 AIF_CONF1:0配置音频接口。参考表16描述模
