《数电课程设计--篮球竞赛30秒计时器设计.doc》由会员分享，可在线阅读，更多相关《数电课程设计--篮球竞赛30秒计时器设计.doc（16页珍藏版）》请在金锄头文库上搜索。
1、数字电路课程设计篮球竞赛30秒计时器设计 专业班级： 姓 名： 学 号：年 月 号目录设计要求*2正文*2 1.设计原理*2 2.设计方案*3 3.电路设计*34.元器件*75.逻辑电路图*7安装与测试*11 1.电路的安装*11 2.电路的调试*11课程设计小结*12参考文献*12附录*13设计要求： 本课程设计是脉冲数字电路的简单应用，设计篮球竞赛30秒计时器。能够满足基本要求如下：具有显示30秒计时功能；设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；计时器为30秒递减计时器，其计时间隔为1秒。计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。同时应用了七段数
2、码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。 此计时器的设计采用模块化结构，主要由三个模块组成，即计时模块、控制模块、以及译码显示模块。在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。此电路是一时钟产生，触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分关键字： 计时器 光电报警 模块化 正文：1.设计原理 30秒计时器的总体参考方案框图如下图所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控
3、制电路是系统的主要模块。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器计数器译码显示控制电路报警电路外部操作开关30秒计时器系统设计框图 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，本设计的信号电路采用555集成电路或由TTL与非门组成的多谐振荡器构成。 译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管代替。 2.设计方案 分析设计任务，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停连续计数、译码
4、显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。 当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；当暂停连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停连续开关拨在连续时，计数器继续递减计数。3.电路设计8421BCD码递减计数器模块电路实验中计数器选用中规模集成电路74LS192进行设计，74LS192是十进制同步加法/减法计数器，它采用8421BCD码二-十进制编码，其功能表如下表所示。
5、74LS192的功能表CPUCPDCR操作00置数110加计数110减计数1清零由此看出,当LD=1,CR=0,CPD=1时,如果有时钟脉冲加到CPU端,则计数器在预置数的基础上进行加法计数,当计数到9时,CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计数到0时，BO端输出借位下降沿跳变脉冲。由此设计出三十进制减法计数器，具体电路图如下图所示,图中的Q0-Q7分别接到显示译码器的输入端，CPD端接到秒脉冲发生器的脉冲输出端。图中预置数为N=（0011000）8421BCD=（30）10，当低位计数器的借位输
6、出端BO输出借位脉冲时，高位计数器才开始进行减法计数。当计数到高、低位计数器都为零时，高位计数器的借位输出端BO输出借位脉冲，使置数端LD=0，则计数器完成置数，在CPD端输入脉冲的作用下，进行下一循环的减法计数。三十进制减法计时器时钟信号控制电路时钟信号控制电路时钟脉冲信号 CP 的控制电路 ,控制 CP 的放行与停止。当定时时间未到时，74LS192的借位输出信号BO2=1时，则CLK信号受“暂停/继续”开关S2的控制，当S2处于“暂停”位置时，门U10A输出0，门U7A关闭，封锁CLK信号，计数器暂停计数；当S2处于“连续”位置时，门U10A输出1，门U2A打开，放行CLK信号，计数器在
7、CLK作用下，继续累计计数。当定时时间到时，BO2=0，门U7A关闭，封锁CLK信号，计数器保持零状态不变。从而实现了当暂停/连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示原来的数，而且保持不变；当暂停/连续开关处于连续状态时，计数器正常计数，的功能要求。注意，BO2是脉冲信号，只有在CPD保持为低电平才能保持不变。秒脉冲信号产生模块电路NE555秒脉冲发生器由555集成定时器构成，其引脚图如下图所示。NE555秒脉冲发生器的周期与其充电的时间有关，充电时间由电容C1、电阻R1和R2所决定周期的计算公式为：T=Ln2(R1+2R2)C1。本实验需要的周期是1s，计算出较为稳
8、定的电阻电容值为：R1=15k,R2=68k, C1=10F,C2=10nF。计算得T=1s。当计数器递减计数到零 ( 即定时时间到 ) 时 , 控制电路应发出报警信号 , 使计数器保持零状态不变 , 同时报警电路工作。如下图所示。 当计数到零时,两计数器借位端输出多为低（0）,故本设计将高位片借位反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警信号,完成报警功能,而在递减计数时,端输出为高（1）,二极管不报警。 +5V 600 BO2 发光报警电路4.元器件：序号编号名称型号数量1U3 U4 可逆十进制计数器74LS19222U10A U10B二输入一输出与非门74LS
9、00N23U5A U7A二输入一输出与门74LS08D24A1555定时器555_VIRTUAL15VCC Vs直流电源+5v2+40v16C1 C2电容10nF110F17R1 R2 R3 R6 R7电阻600110K215K168K18U1 U2七段显示数码管DCD_HEX_DIG_YELLOW25.逻辑电路图：74LS192外引脚及时序波形图。图中、分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。是异步并行置数控制端（低电平有效）， 、分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-D0是并行数据输入殿，Q3-Q0是输出端。74LS192功能表CPULDRD功 能1xx
10、xxx00010111清零 零零置数 数加法计数减法计数CPD工作原理是：当=1，CR=0时，若时钟脉冲加到端，且=1 则计数器在预置数的基础上完成加计数功能，当加计数到9时，端发出进位下跳变脉冲；若时钟脉冲加到端，且 =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时， 端发出借位下跳变脉冲48162357R1R2CuC555uoVcc0.1uF10uF68K15K 图2-6 555多谐振荡电路图辅助时序控制电路图三十进制减法计时器时钟信号控制电路安装与测试1.电路的安装 电路安装要注意几个原则：1.先装矮后装高、先装小后装大、先装耐焊的等；2. 布线尽量使电源线和地线靠近实验电路
11、板的周边，以起一定的屏蔽作用；3. 最好分模块安装等等。此外焊接时不能出现虚焊、假焊、漏焊，更不能出现过焊，因为有些器件，不能耐高温，比如焊接三极管时，电烙铁绝对不能停留太久。2.电路的调试 调试时应小心谨慎，电路安装完毕后，首先应检查电路各部分的接线是否正确，检查电源、地线、信号线、元器件的引脚之间有无短路，器件有无接错。再接入电路所要求的电源电压，观察电路中各部分器件有无异常现象。如果出现异常现象，应立即关断电源，待排除故障后方可重新通电。课程设计小结：根据实验结果，本设计方案基本完成了设计的要求，总的来说该方案是十分可行的，电路结构简单，条理清晰，结果符合要求。但是由于产生的脉冲信号不易保持以及产生的秒脉冲信号不够稳定和精确的原因还存在着报警时间过短和计数时间不够精确的缺陷，可以通过用分频电路来代替555信号发生器来产生稳定的秒脉冲计时信号，来进
