TMS320F2812芯片介绍

上传人:壹****1 文档编号:521004954 上传时间:2023-11-10 格式:DOC 页数:8 大小:741KB
返回 下载 相关 举报
TMS320F2812芯片介绍_第1页
第1页 / 共8页
TMS320F2812芯片介绍_第2页
第2页 / 共8页
TMS320F2812芯片介绍_第3页
第3页 / 共8页
TMS320F2812芯片介绍_第4页
第4页 / 共8页
TMS320F2812芯片介绍_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《TMS320F2812芯片介绍》由会员分享,可在线阅读,更多相关《TMS320F2812芯片介绍(8页珍藏版)》请在金锄头文库上搜索。

1、TMS320F2812芯片介绍1 TMS320F2812芯片的特点12 F2812内核组成43 F2812外设介绍5 事件管理器6 模数转换模块6 SPI和SCI通信接口6 CAN总线通信模块7 看门狗7 通用目的数字量I/O7 PLL时钟模块7 多通道缓冲串口7 外部中断接口8 JTAG8 1 TMS320F2812芯片的特点TMS320F2812是TI公司推出的低价格、高性能的32位定点DSP数字信号处理器,是到目前为止用于数字控制领域性能最好的DSP芯片。它是在TMS320C28x为内核的基础上扩展了相应的存储器并集成了大量的片内外设而成的新一代适用于工业控制的DSP芯片。图9为F281

2、2控制器方框图。图9 F2812控制器方框图TMS320F2812 系统组成包括:150MHz、150MIPS的低电压3.3VCPU、片内存储器、中断管理模块、事件管理器模块、片内集成外围设备。TMS320F2812的体系结构采用4级流水线技术,加快程序的执行。32位的CPU 内核提供了强大的数据处理能力, 最高速度可达150MIPS,可以在单个指令周期内完成32*32位的乘累加运算。TMS320F2812采用增强的哈佛结构,芯片内部具有6 条32位总线, 程序存储器总线和数据存储器总线相互独立, 支持并行的程序和操作数寻址, 因此CPU的读/写可在同一周期内进行。这种高速运算能力使各种复杂控

3、制算法得以实现。芯片本身具有128KB的Flash,外部RAM可以根据需要进行扩充。此外,它还具有高性能的12位模/数转换能力,改进的通信接口和1MB的线性地址空间。外设模块丰富且功能强大,其中包括:事件管理器EVA和EVB,包括16个PWM输出,10个16位比较器和4个通用定时器;快速灵活的12位,16通道ADC,12.5MPS数据吞吐率;及其它丰富的片内集成外设:2通道的SCI模块、SPI模块、eCAN2.0B模块、McBSP模块等。软件方面,F2812开发既可使用C28x汇编也可使用ANSI C/C+语言,TI公司提供的集成开发环境Code Composer Studio3.3为用户提供

4、了C/C+编译程序、汇编程序、连接程序等混合编程以及基于Windows的调试程序。CCS通过主机和实时分析工具使用户更加方便的对DSP目标进行完整的分析,可加速系统的开发和测试。F2812功能框图如图10所示,图11给出了F2812的实物图。图10 EVM2812功能组成框图图11 EVM2812实物图2 F2812内核组成F2812内核主要包括中央处理单元(CPU)、测试单元和存储器及外设的接口单元三个部分,如图12所示。CPU单元完成数据/程序存储器的访问地址的产生、译码和执行指令、算术、逻辑和移位操作、控制CPU寄存器以及数据/程序存储器之间的数据传输等操作。测试逻辑单元主要用来监测、控

5、制DSP的各个部分及其运行状态,以方便调试。而接口信号单元完全是存储器、外设、时钟、CPU以及调试单元之间的信号传输通道。 算术逻辑单元(ALU):32位ALU能够执行二进制补码运算和布尔逻辑运算。在做运算之前,ALU从寄存器、数据存储器或者程序逻辑单元中接收数据;运算结束后,ALU将结果存入寄存器或者数据存储器。通常情况下,中央处理单元对于用户是透明的。例如,完成一个算术运算,用户只需要写一个命令和相应的操作数据,读耿相应的结果寄存器的数据就可以了。 乘法器:乘法器完成32x32位的2的补码的乘法运算,产生64位的乘法结果。乘法器能够完成两个符号数、两个无符号数或一个符号数和一个无符号数的乘

6、法运算。 移位器:完成数据的左移或右移操作,最大可以移16位。在C281x的内核中,总计有3个移位寄存器:输入数据定标移位寄存器、输出数据定标移位寄存器和乘积定标移位寄存器。 寻址运算单元(ARAU):ARAU为从数据存储器中取出的值分配地址。对于数据读操作,它把地址放在数据读地址总线(DRAB)上;对于数据写操作,它把地址装入数据写地址总线(DWAB)。 独立的寄存器空间:CPU内的寄存器包含独立的寄存器,并不映射到数据存储空间。寄存器主要包括系统控制寄存器、算术寄存器和数据指针。系统控制寄存器可以通过专用的指令访问,其他的寄存器可以采用专用的指令或特定的寻址模式(寄存器寻址模式)来访问。

7、带保护流水线:带保护的流水线能够防止同时对一个地址空间的数据进行读/写。图12 CPU内核功能框图3 F2812外设介绍由于F2812数字信号处理器集成了很多内核可以访问和控制的外部设备,DSP内核需要通过某种方式来读/写外设。为此,处理器将所有的外设都映射到了数据存储器空间。每个外设被分配一段相应的地址空间,主要包括配置寄存器、输入寄存器、输出寄存器和状态寄存器。每个外设只要通过简单的访问存储器中的寄存器就可以使用该设备。外设通过总线(PBUS)连接到CPU的内部寄存器接口上,如图13所示。所有的外设包括看门狗和CPU时钟在内,在使用之前必须配置相应的控制寄存器。图13 TMS320F281

8、2模块图 事件管理器在F2812数字信号处理器上有两个事件管理器,EVA和EVB,是数字电机控制应用使用的非常重要的外设,能够实现机电设备控制的多种必要的功能。每个事件管理器模块包括:定时器、比较器、捕捉单元、PWM逻辑电路、正交编码脉冲电路以及中断逻辑电路等。各有两个通用16位定时器,可以直接产生6路PWM信号,控制三相全桥电机驱动模块。可直接连接编码器的反馈信号,有功率驱动保护中断功能。 模数转换模块F2812数字信号处理器上的ADC模块将外部的模拟信号转换成数字量,ADC模块可以将一个控制信号进行滤波或者实现运动系统的闭环控制。尤其是在电机控制系统当中,采用ADC模块采集电机的电流或电压

9、实现电流环的闭环控制。 SPI和SCI通信接口SPI是一个高速同步串行通信接口,能够实现DSP与外部设备或另一个DSP之间的高速串行通信。应用中经常使用SPI接口和扩展外设的一位寄存器、LCD显示以及ADC等外设通信。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口,仅需要4条线。SPISOMI:SPI从模式输出/主模式输入引脚;SPISIMO: SPI从模式输入/主模式输出引脚;SPISTE:SPI从模式发送使能引脚;SPICLK:SPI 串行时钟引脚。SCI属于异步串行接口,支持标准的UART异步通信模式,并采用NRZ(No-Return-Zero)数据格式,可以通过SCI串行

10、接口与CPU或其他的异步外设进行通信。每个SCI模块具有两个外部引脚,SCITXDSCI发送输出引脚;SCIRXDSCI接收输入引脚。 CAN总线通信模块TMS320F2812数字信号处理器上的CAN总线接口模块是增强型的CAN接口,完全支持CAN2.0B总线规范。它有32个可配置的接收/发送邮箱,支持消息的定时邮递功能。最高通信速率可以达到1Mbps。可以使用该接口构建高可靠的CAN总线控制或检测网络。 看门狗看门狗主要用来检测软件和硬件的运行状态,当内部计数器溢出时,将产生一个复位信号。为了避免产生不必要的复位,要求用户定期对看门狗定时器进行复位。如果不明的原因使CPU中断程序,看门狗将产

11、生一个复位信号,比如系统软件进入了一个死循环或者CPU的程序运行到了不确定的程序空间,从而使系统不能正常工作。在这种情下,看门狗电路将产生一个复位信号,使CPU复位,程序从系统软件的开始执行。通过这种方式,看门狗有效地提高了系统的可靠性。 通用目的数字量I/O在F2812处理器有限的引脚当中,相当一部分是特殊功能引脚和GPIO引脚公用的。实际上GPIO作为与其他设备进行数据交换的通道,也是非常有用的。GPIO Mux寄存器选择这些引脚的功能(特殊功能引脚或数字量I/O),如果配置成通用的数字I/O引脚,则还需要通过PxDATDIR数据和方向控制寄存器来控制。 PLL时钟模块锁相环(PLL)模块

12、主要用来控制DSP内核的工作频率,外部提供一个参考时钟输入,经过锁相环倍频或分频后提供给DSP内核。F2812数字信号处理器能够实现0.5-10倍的倍频。 多通道缓冲串口多通道缓冲串口主要有以下几个特点:除DMA外,与TMS320C54x/TMS320C55x数字信号处理器的McBSP兼容;全双工通信模式;双缓冲数据寄存器,能够实现连续的通信数据流;收发的帧和时钟相互独立;可以采用外部移位时钟或内部的时钟;支持8、12、16、20或32位的数据格式;帧同步和数据时钟的极性都是可编程的;可编程的内部时钟和同步帧;支持A-bis模式;能同CODEC、AIC等标准串行A/D和D/A器件接口;同SPI

13、接口兼容,当系统频率为150MHz时,SPI接口模式可以总做在75Mbps;两个16x16深度的发送通道FIFO;两个16x16深度的接收通道FIFO; 外部中断接口TMS320F2812数字信号处理器支持多种外设中断,外设中断扩展模块最多支持96个独立的中断。并将这些中断分成8组,每一组有12个中断源,根据中断向量表来确定产生的中断类型。CPU将自动获取中断向量,在相应中断时,CPU需要9个系统时钟完成中断向量的获取和重要CPU寄存器的保护。因此,CPU能够相当快的相应外设产生的中断。 JTAGJTAG(Joint Test Action Group),联合测试行动小组,是一种国际标准测试协议,主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA(现场可编程门阵列)器件等。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。JTAG最初是用来对芯片进行测试的,基本原理是在器件内部定义测试访问口,通过专用的JTAG测试工具对内部节点进行测试。JTAG编程方式是在线编程,传统生产流程中先对芯片进行预编程,再装到板上因此而改变。简化的流程为先固定器件到电路板上,再用JTAG编程,从而大大加快工程进度。JTAG接口可对DSP芯片内部的所有部件进行编程。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 建材标准

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号