《数电模电面试总结》由会员分享，可在线阅读，更多相关《数电模电面试总结（11页珍藏版）》请在金锄头文库上搜索。
1、数电 模电面试总结(总12页)-CAL-FENGHAI.-(YICAI)-Company Onel-CAL -本页仅作为文档封面，使用请直接删除一、模拟电路1 基尔霍夫定理的内容是什么（仕兰微电子） 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与 流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式（C=zS/4nkd）（未知）3、最基本的如三极管曲线特性。（未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反 馈）；负反馈的优点（降低放
2、大器的增益灵敏度，改变输入电阻和输出电阻， 改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作 用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未 知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大 器），优缺点，特别是广泛采用差分结构的原因。（未知）10、给出一差分电路，告诉其输出电压Y和Y-,求共模分量和差模分量。（未 知）11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运
3、算的电路原理图。并画出一个 晶体管级的 运放电路。（仕兰微电子）13、用运算放大器组成一个 10 倍的放大器。（未知）14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求 输出端某点 的 rise/fall 时间。 （Infineon 笔试试题）15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为 高通滤波器，何为低通滤波器。当RCvq，还有clock的delay，写出决定最大时钟 的因素，同时给出表达式。（威盛 VIA 上海笔试试题）18、说说静态、动态时序模拟的优缺点。（威盛 VIA
4、上海笔试试题）19、一个四级的Mux，其中第二级信号为关键信号如何改善廿ming。（威盛上 海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问 给出输入，使得输出依赖于关键路径。（未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种 （区别，优点），全加器等等。（未知）22、卡诺图写出逻辑表达使。（威盛VIA上海笔试试题）23、化简 F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15）的和。（威盛）24、please show the CMOS inverter schmatic,layout and its
5、cross sectionwith P-well its transfer curve （Vout-Vin） And also explain the operation region of PMOS andNMOS for each segment of the transfer curve（威盛笔试题 circuit ）25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为什
6、么一个标准的倒相器中P管的宽长比要比N管的宽长比大（仕兰微电 子）27、用 mos 管搭出一个二输入与非门。（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.（less delay time）。（威盛笔试题 circuit ）29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（ Infineon 笔试）30、
7、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA上海笔试试题）31、用一个二选一 mux和一个inv实现异或。（飞利浦一大唐笔试）32、画出Y=A*B C的cmos电路图。（科广试题）33、 用逻辑们和cmos电路实现ab cd。（飞利浦一大唐笔试）34、画出CMOS电路的晶体管级电路图，实现Y=A*B C（D E）。（仕兰微电子）35、利用 4 选 1 实现 F（x,y,z）=xz yz（未知）36、给一个表达式 f=xxxx xxxx xxxxx xxxx 用最少数量的与非门实现（实际上就是 化简）。37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，
8、根据输入波形画出 各点波形。（Infineon笔试）38、 为了实现逻辑（A XOR B）OR （C AND D）,请选用以下逻辑中的一种，并 说明为什么？ 1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND （未 知）39、用与非门等设计全加法器。（华为）40、给出两个门电路让你分析异同。（华为）41、用简单电路实现，当A为输入时，输出B波形为（仕兰微电子）42、A,B,C,D,E进行投票，多数服从少数，输出是F （也就是如果A,B,C,D,E中1 的个数比0多，那么F输出为1,否则F为0）,用与非门实现，输入数目没有 限制。（未知）43、用波形表示D触发
9、器的功能。（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）45、用逻辑们画出D触发器。（威盛VIA上海笔试试题）46、画出DFF的结构图，用verilog实现之。（威盛）47、画出一种CMOS的D锁存器的电路图和版图。（未知）48、D 触发器和 D 锁存器的区别。（新太硬件面试）49、简述latch和filp-flop的异同。（未知）50、LATCH 和 DFF 的概念和区别。（未知）51、latch与register的区别，为什么现在多用register.行为级描述中latch如何产 生的。（南山之桥）52、用 D 触发器做个二分颦的电路.又问什么是状态图。（华为）5
10、3、请画出用D触发器实现2倍分频的逻辑电路（汉王笔试）54、怎样用D触发器、与或非门组成二分频电路(东信笔试)55、How many flip-flop circuits are needed to divide by 16 (Intel) 16 分频56、用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current- stage，输出 carryout 和 next-stage.（未知）57、用 D 触发器做个4进制的计数。 （华为）58、实现 N 位 Johnson Counter,N=5。（南山之桥）59、用你熟悉的设计方式设计一个可
11、预置初值的7进制循环计数器， 15进制的 呢（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）61、BLOCKING NONBLOCKING赋值的区别。（南山之桥）62、写异步D触发器的verilog module。（扬智电子笔试） module dff8（clk , reset, d, q）;input clk;input reset;input 7:0 d;output 7:0 q; reg 7:0 q;always （posedge clk or posedge reset） if（reset）q = 0;elseq = d;endmodule63、
12、用D触发器实现2倍分频的Verilog描述（汉王笔试）module divide2（ clk , clk_o, reset）;input clk , reset;output clk_o;wire in;reg out ;always （ posedge clk or posedge reset） if （ reset）out = 0;elseout = in;assign in = out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a）你所知道的可编 程逻辑器件有哪些b）试用VHDL或VERILOG、ABLE描述8位D触发器
13、逻辑。（汉王笔试）PAL， PLD， CPLD， FPGA。 module dff8（clk , reset, d, q）;input clk;input reset;input d;output q;reg q;always （posedge clk or posedge reset）if（reset）q = 0;elseq = d;endmodule65、请用 HDL 描述四位的全加法器、5 分频电路。（仕兰微电子）66、用 VERILOG 或 VHDL 写一段代码，实现 10 进制计数器。（未知）67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）68、一个状态
14、机的题目用 verilog 实现（不过这个状态机画的实在比较差，很容 易误解的）。（威盛 VIA 上海笔试试题）69、描述一个交通信号灯的设计。（仕兰微电子）70、画状态机，接受1， 2， 5 分钱的卖报机，每份报纸5分钱。 （扬智电子笔 试）71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找 回钱数。（1）画出fsm （有限状态机）；（2）用verilog编程，语法要符合 fpga 设计的要求。（未知）72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考 虑找零：（1）画出fsm （有限状态机）；（2）用verilog编程，语法要符合 fpga 设
15、计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知）73、画出可以检测10010串的状态图，并verilog实现之。（威盛）74、用 FSM 实现 101101 的序列检测模块。（南山之桥）a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例 如 a： 000100110b： 0000000000请画出 state machine；请用 RTL 描述其 state machine。（未知）75、用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写）。（飞 利浦大唐笔试）76、用 verilog/vhdl 写一个 fifo 控制器（包括空，满，半满信号）。（飞利浦大 唐笔试）77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能： y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两 位小数。电源电压为35v假设公司接到该项目后，交由你来负责该产品的设 计，试讨论该产品的设计全程。（仕兰微电子）78、sram， f
