MINI9261I核心板手册

上传人:博****1 文档编号:513942731 上传时间:2024-02-07 格式:DOC 页数:5 大小:162KB
返回 下载 相关 举报
MINI9261I核心板手册_第1页
第1页 / 共5页
MINI9261I核心板手册_第2页
第2页 / 共5页
MINI9261I核心板手册_第3页
第3页 / 共5页
MINI9261I核心板手册_第4页
第4页 / 共5页
MINI9261I核心板手册_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《MINI9261I核心板手册》由会员分享,可在线阅读,更多相关《MINI9261I核心板手册(5页珍藏版)》请在金锄头文库上搜索。

1、第一章 开发板硬件描述11 硬件规格介绍1.1.1Mini9261-I硬件规格处理器:AT91SAM9261-I,ARM926EJ-STM ARM处理器 扩展DSP 指令 ARM Jazelle 技术提供了Java 加速功能 16K 字节数据缓存,16K 字节指令缓存,写缓冲器 工作于190 MHz 时性能高达 210 MIPS 存储器管理单元 嵌入式ICE ,支持调试信道 中等规模的嵌入式宏单元结构 附加的嵌入式存储器 32K 字节片内ROM,最大总线速率下单周期访问 160K 字节片内SRAM,最大处理器或总线速率下单周期访问DataFlash:SPI接口,兼容4-8MB,512bit/p

2、age; NorFlash:兼容8-16MB16 NOR FLASH,1片; 一路10M/100M自适应以太网接口;EEPROM: DS243112 系统功能模块图第二章 模块电路图2.1 核心板电路图:2.1.1核心板电源:采用SG2001芯片供应VDDBU(1.2V);采用TPS60500芯片供应VDDCORE(1.2V,替换芯片为TPS7201)。2.1.2 网口电路 采用DM9000A网卡芯片,实现10M/100M自适应。2.1.3 CPU复位电路为了CPU能上电复位和硬复位,本系统采用1K电阻上拉,电路如下图所示:2.1.4 NOR_FLASH接口电路采用S29GL064M90FFIR20芯片,容量为64Mbit,电路设计兼容4M和8M同系列的NORFLASH,电路设计如下图:2.1.5 SDRAM接口电路采用两片MT48LC16M16A2P-75组成32bit数据总线,容量为32Mbit.2.1.6 DATA_FLASH接口电路采用AT45DB321D-SU芯片做DATAFLASH,具有SPI接口。片选信号必须接到SPI0_CS0。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号