《数字电路与逻辑设计期末考试试卷（C卷）》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计期末考试试卷（C卷）（4页珍藏版）》请在金锄头文库上搜索。
1、数字电路与逻辑设计期末考试试卷（C卷）一 填空题（每空1分，共20分）1 十六进制数19.8对应的二进制数为 ，十进制数为 。2 逻辑函数的反函数= ，对偶函数= 。3 消除组合逻辑电路中险象的常用方法有 、 和 。4 化简完全确定原始状态表引用了状态 的概念，化简不完全确定原始状态表引用了状态 的概念。5 某同步时序逻辑电路的状态表如表1所示，若电路初始状态为A，输入序列X=010101，则电路产生的输出响应序列为 。表1现态次态/输出X=0X=1AB/0C/1BC/1B/0CA/0A/16 一个Mealy型“101”序列检测器的最简状态表中包含 个状态，电路中有 个触发器。7 当优先编码器
2、74LS148的端接0，输入= 10110001 时，输出状态为 。8 PROM的与门阵列是 ，或门阵列是 ；PLA的与门阵列是 ，或门阵列是 。9 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。10. 构造一个模10同步计数器需要 个状态，需要 个触发器。二、 化简题（共3小题，共25分）1、 用卡诺图化简法求函数 的最简与或表达式和最简或与表达式。（8分）2、 化简表2所示原始状态表。（7分） 表2现态次态/输出X=0X=1AE/0B/0BA/0D/1CF/0D/0DA/0B/1EC/0A/0FA/0C/03. 建立一个模5的加1/加2计数器的原始状态图。其中设控制输入信号为
3、 X，当X=0时加1，X=1时加2，Z为输出，表示计满5个脉冲。（10分）三、分析题（共1题，共15分） 如图一由JK触发器构成的时序逻辑电路，回答如下几个问题？ （1）这是同步电路还是异步电路，是moore型电路还是mealy型电路？(4分)（2）分析电路的功能，画出完整的状态转换图和逻辑表达式？(9分)（3）该电路具备自启动功能吗？(2分)四、综合分析设计题（共3小题，共40分）1、 用两个4位并行加法器和适当的逻辑门电路实现(X+Y)Z,其中,Xx2x1x0、Yy2y1y0、Zz1z0均为二进制。（15分）74LS283 2、下图是由同步十进制加法计数器74LS162组成的可变进制计数器电路：(15分)(1) 当控制变量M分别为1和0时电路各为几进制计数器，并说明理由？(6分)(2) 用置位法或者复位法将74LS162接成计数长度M365（计数范围为1365）的计数电路，要求各位间为十进制关系，允许附加必要的门电路。（9分）2 3、 可编程逻辑阵列实现的显示译码电路如图所示：(10分)(1) 写出输出函数的逻辑表达式；（7分）(2) 说明当变量DCBA分别为0101和1001时，后接的七段LED管各应显示什么字形？ （3分）（图在下一页）abcdefg 第 1 页 共 4 页
