《电压控制LC振荡器》由会员分享，可在线阅读，更多相关《电压控制LC振荡器（27页珍藏版）》请在金锄头文库上搜索。
1、电压控制LC振荡器(A题)摘要本系统以89C55单片机为控制核心，由压控振荡器VCO)、鉴相器(PD)、 环路滤波器(LF)三个主要模块实现了压控LC振荡、实时测频、测幅等功能。 测频部分通过CPLD实现频率的测量，测幅部分采用自动增益控制电路实现对 振荡信号的稳幅输出同时设计制作一丙类谐振功放，对振荡器输出的30MHz 定频信号进行功率放大。关键词：差分对振荡 锁相环 功率放大1 总体方案设计1.1 方案论证选择1.1.1 LC 振荡器方案设计方案一：采用典型克拉拨振荡或西勒振荡电路产生正弦波，通过改变振荡 回路变容二极管两端的偏压值来改变回路电容，使振荡频率发生相应改变。其 缺点是频率稳定
2、度不高，波段范围窄。方案二：采用高频单片集成振荡器MC1648作压控振荡电路。它由差分对 振荡电路、偏置电路和放大电路组成。可以产生正弦振荡电压输出，也可用以 产生方波振荡电压输出。方案三：采用差分对放大器来实现LC振荡。差分放大器的差模传输特性 呈双曲正切形状，即在差模信号为零时，差分对管的跨导最大，使差分对振荡 器易于起振。随着振荡的建立，差模信号幅度逐渐加大，晶体管将部分进入截 止，放大倍数逐渐减小。可见，差分对振荡器是依靠晶体管截止限幅来获得内 稳幅的。晶体管截止时，呈现高阻抗，不会影响回路Q值，从而使振荡器频率 稳定度高，输出波形好。随着振荡的建立，双管轮流截止，因此两管的集电极 电
3、流波形为对称的近似方波波形，不存在偶次谐波，从而进一步改善输出信号 的波形。由于LC谐振回路具有选择性，输出电压仍为正弦波。方案比较：西勒振荡与克拉拨振荡的主要缺点时波段覆盖范围窄，若实现 要求的频段信号输出，只能采用分波段切换的方法。采用集成的压控振荡芯片 MC1648 较易实现，但其波形失真度较大，且不利于发挥功能的实现，因此， 我们最终选择方案三。112振荡器输出频率控制方式选择方案一：调节精密电位器产生一定的偏压加在变容二极管上，从而改变变 容二极管的电容值，即改变回路电容，使振荡频率发生相应改变，实现一定范 围的频率输出。该方案简单易实现，但不能用单片机控制。方案二：用D/A转换或数
4、字电位器产生一定的电压改变变容二极管的结电 容， 从而改变选频回路和本振的振荡频率。此方式可实现单片机控制，但属 开环方式，频率稳定度取决于LC振荡电路的稳定度。方案三：用锁相环频率合成方式控制变容二极管的偏压。该方案的显著优 点是频率稳定度高，与晶体振荡器的稳定度相同。当压控振荡器参数发生变化 时，可自动跟踪捕捉，使频率保持稳定通过对可编程分频器的分频数进行预 置可实现频率步进调整。结合上述分析及本题发挥部分对频率稳定度的要求，本设计采用方案三。 1.1.3功率放大电路设计方案一：甲类工作状态下，三极管在信号在360内变化时均导通，非线 性失真小，但效率低，最大为50%，且静态功耗很大。方案
5、二：乙类工作状态下，工作点选在截止点，静态时 I 0 ，管子只B有半周导通，另外半周截止，导通角为180。没有交流信号时就没有电流消 耗，电源效率较高，最大值为 78.5%。 其非线性失真较大，但若在电路结构 上加以祢补，非线性失真是可以减小的。方案三：丙类工作时 I 的导通角小于180，采用谐振网络进行选频输出，b效率很高，结合题目要求，本设计选用丙类谐振功率放大器。1.2系统简介本系统由 LC 振荡器、锁相环频率合成器、功率放大器和单片机系统四部 分组成。由差分对振荡器产生的峰峰值IV的15MHz35MHz正弦信号经功率 放大器实现功率放大输出，同时将信号分别通过整形电路和峰值检波电路实现
6、 对输出信号频率和峰值的实时测量、显示。振荡器产生的正弦信号输出频率通 过单片机对锁相环和LC振荡回路的控制实现。系统框图如下：图1-1 系统框图组成2 原理分析与参数计算2.1电容变化范围与振荡输出频段覆盖关系变容二极管实质上就是一个结电容 C 随外加反向偏压变化范围比较大的jPN 结晶体二级管。根据理论分析，谐振回路频率为：2-1)1f沁02兀 V LCp j所以变容二极管使谐振回路频率最大变化比为max2 兀、LCmin c -max(2-2)minmaxmax=2.32-3)min2 冗 LC要求振荡输出频率范围15MHz35MHz,因此min2-4)则变容二极管电容覆盖系数N = N
7、 2 = 5.29 c由上述计算，选取变容二极管I321实现该频段的频率输出.3 单元电路设计3.1 LC 振荡电路3.1.1 振荡电路由上述方案论证，对压控LC振荡电路部分选用差分对放大器来实现。电路形式如下：图 3-1其中， V 、V 接成差分对管形式，并由恒流源馈电。锁相环低通滤波电压12 输出控制变容二极管的偏压，实现对振荡器输出频率的控制。3.1.2自动增益控制电路差分对振荡电路的输出信号峰峰值所频率变化而变化，不能满足输出1V0.1V的要求，因此我们设计了自动增益控制电路实现稳幅输出。方法是用单片机控制数字电位器实现闭环反馈，调整恒流源，从而实现稳幅输出。3.2锁相环控制电路锁相环
8、部分的原理框图如下图 3-23.2.1 MC145152 部分电路该部分电路采用锁相频率合成芯片MC145152-2它是锁相环频率合成器 专用芯片，是MC145152-1芯片的改进型。具有下列主要特征它与双模P/P+1分频器同时使用,输出端MC控制双模分频比。它本身具 有 A 计数器和 N 计数器两个计数器，与双模 P/P+1 分频器提供了总分频值 (NP+A)。其中,A、N计数器可预置。N的取值范围为31023,A的取值范围 为063。A计数器计数期间,MC为低电平;N计数器计数(N-A)期间,MC为高 电平。它有一个参考振荡器,可外接晶体振荡器，通过 R 计数器给参考振荡器 分频。 R 计
9、数器可预置,分频数值为:8,64,128,256,512,1024,1160,2048。预置数与分频数关系如下表：表 3-1MC145152有两路鉴相信号输出，其中,e R、e V用来输出鉴相误差信号LD 用来输出相位锁定信号。当环路锁定时该信号为高电平;当环路失锁时,LD为 低电平。MC 1 45 1 5 2的原理框图如下：申Kri 广I迥髯I I I I I I lull N?耳 4 r W SCinKA2 RAI RAO f2 X&RQM基准谭码歸1在皿T汁数誥-jOSCout图 3-3应用电路如图示：图 3-4MC145152-2的工作原理:参考振荡器信号经R分频器分频后形成f信号。r
10、LC压控振荡器信号经双模P/P+1分频器分频，再经A、N计数器分频器后形成 f 信号,且有fd3-1)f = f /(NP + A) = f /(NP + A)d vco oscf信号和f信号在鉴相器中鉴相，输出的误差信号(R、V )经低通滤波器形 dr成直流信号，直流信号再去控制LC差分对压控振荡器的频率。当整个环路锁定后， f = f 且同相，即有rdf = (NP + A) f = (NP + A) f(3-2)vco d r由于 f 即本振，因此vcof = (NP + A) f(3-3)osc r便可实现锁相环对本振的控制，产生和基准频率同样稳定度和准确度的任意LC振荡频率。外接晶振
11、为10.24MHz选取R计数器分频数为1024,则f = 10 kHz。r3.2.2 双模分频电路双模预分频器选用MC12017最高工作频率为225MHz分频比为64/65,由锁相环信号 MC 控制,当 MC 端输出为低电平时，预分频器分频数为 65;当VCCMC 为高电平时，分频数为 64。应用电路图如下：图3-53.2.3 低通滤波电路由于MC145152输出误差信号为双端输出，因此采用运放芯片构成有源比例积分滤波器。其电路形式如下：+12图 3-6环路滤波的电路设计如下：LC振荡信号输出频率范围为15MHz35MHz因此MC145152-2总分频比变化范围为：r10 X 10 315 X
12、 10 6=1500r35 X 10 6=350010 X 10 3平均分频比为max+ N=2500NP + A = osc当 f = 15 X 10 6Hz 时,oscNP + A = 1500N+A/P=23.4375N=23=10111(3-4)(3-5)(3-6)(3-7)(3-8)(3-9)(3-10)(3-11)(3-12)A=28=11100当 f = 35 x 10 6 Hz 时 oscN+A/P=54.6875N=54=110110(3-13)A=44=101100实际测得压控振荡VCO的增益为:”2nA/2兀 X (35000 15000 ) x 10 3vco 3vco
13、AV8vco=2n x 0.25 x 10 7 rad / s VMC145152内部鉴相器的增益为V6K = dd = 1.912n n固有频率为:K人K9_VCO NR C1K K VCOo 2 NC对于典型设计有2nfr10此时环路捕捉时间长。为了减小环路捕捉时间，取2nf =O =r n X 10 4n2阻尼系数为oRCQ = N22当q =0.8,C=4700pF,f = 100 kHz,可以求得:r(3-14)(3-15)(3-16)(3-17)(3-18)(3-19)(3-20)(3-21)3-22)R = 1.08 k Q2R = 2.587 kQ(3-23)1为了使环路工作在
14、最佳状态，在电路调试时根据需要对、R、c值做了12 适当的调整。3.3输出信号的频率测量3.3.1整形电路对于LC振荡器输出的15MHz35MHz正弦峰峰值为1V的信号，不能直接 驱动数字电路，必须先将其整形为方波，才能对其进行频率测量。综合考虑到 整形与测频的需要，本设计采用预分频器MC12017进行分频、整形。分频电路 图如下：3.3.2CPLD 测频由于单片机直接测频不超过500KHz,而待测最高频率35MHz,经MC12017 进行64分频后为546.9KHz,又考虑到要提高测频精度，最终采用高速的可编 程逻辑器件MAX-EPM7128SLC-15对分频后的信号进行频率测量。测量原理如下：利用CPLD产生一闸门信号，用这个闸门信号来控制脉 冲计数器的计数状态，单片机可通过读取计数值经软件计算得到信号的频率。实际测量选取闸门信号的长度为0.1秒，精度t / T 10/15 M = 6.
