《第二章 MOS器件与工艺基础》由会员分享，可在线阅读，更多相关《第二章 MOS器件与工艺基础（27页珍藏版）》请在金锄头文库上搜索。
1、第二章MOS器件与工艺基础VLSIC的主流制造技术是MOS技术，因此，相关MOS器件基础知识就成 为大规模、超大规模集成电路设计者必须掌握的基础知识在本章中将介绍有关 MOS器件的结构、工作原理、设计考虑以及有关基本理论。2.1 MOS晶体管基础2。11 MOS晶体管结构及基本工作原理MOSFET 是 Metal一Oxide一Silicon Field Effect Transistor 的英文缩写，平面 型器件结构，按照导电沟道的不同可以分为NMOS和PMOS器件。典型的硅栅 NMOS和PMOS器件的平面和剖面结构如图2.1(a)和(b)所示.图2.1 NMOS和PMOS的平面与剖面结构示意
2、图由图可见，NMOS和PMOS在结构上完全相象，所不同的是衬底和源漏的 掺杂的类型不同简单的说，NMOS是在P型硅的衬底上，通过选择掺杂形成N型 的掺杂区，作为NMOS的源漏区;PMOS是在N型硅的衬底上，通过选择掺杂形 成P型的掺杂区，作为PMOS的源漏区。如图所示，两块源漏掺杂区之间的距 离称为沟道长度L，而垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。对于 这种简单的结构，器件源漏是完全对称的，只有在应用中根据源漏电流的流向才 能最后确认具体的源和漏。器件的栅是具有一定电阻率的多晶硅材料，这也是硅 栅MOS器件的命名根据。在多晶硅栅与衬底之间是一层很薄的优质二氧化硅, 处于两个导电材料之
3、间的这一层二氧化硅是用于绝缘这两个导电层，它是绝缘介 质。从结构上看，多晶硅栅-二氧化硅介质一掺杂硅衬底形成了一个典型的平板 电容器，通过对栅电极施加一定极性的电荷，就必然地在硅衬底上感应等量的异种 电荷。这样的平板电容器的电荷作用方式正是MOS器件工作的基础。图2.2图2.4说明了 NMOS器件工作的基本原理。当在NMOS的栅上施加 相对于源的正电压VGS时，栅上的正电荷在P型衬底上感应出等量的负电荷，随 着VGS的增加，衬底中接近硅一二氧化硅界面的表面处的负电荷也越多。其变化 过程如下：当VGS比较小时，栅上的正电荷还不能使硅-二氧化硅界面处积累可 运动的电子电荷，这是因为衬底是P型的半导
4、体材料，其中的多数载流子是正电 荷空穴，栅上的正电荷首先是驱赶表面的空穴，使表面正电荷耗尽，形成带负电 的耗尽层。这时，虽然有VDS的存在，但因为没有可运动的电子，所以，并没有明显 的源漏电流出现。增加VGS，耗尽层向衬底下部延伸，并有少量的电子被吸引到 表面，形成可运动的电子电荷，随着VGS的增加，表面积累的可运动电子数量越 来越多。这时的衬底负电荷由两部分组成:表面的电子电荷与耗尽层中的固定负 电荷，如果不考虑二氧化硅层中的电荷影响,这两部分负电荷的数量之和等于栅 上的正电荷的数量。当电子积累达到一定的水平时，表面处的半导体中的多数载 流子变成了电子，即相对于原来的P型半导体，具有了N型半
5、导体的导电性质， 这种情况称为表面反型。根据晶体管理论，当NMOS晶体管表面达到强反型时 所对应的VGS值，称为NMOS晶体管的阈值电压Vtn。这时,器件的结构发生了变 化，自左向右，从原先的NP-N结构，变成了 NNN结构，表面反型的区域 被称为沟道区。在VDS的作用下，N型源区的电子经过沟道区到达漏区，形成由 漏流向源的源漏电流。显然，VGS的数值越大，表面处的电子密度越大，相对的沟 道电阻越小，在同样的VDS的作用下，源漏电流越大。当VDS的值很小时，沟道 区近似为一个线性电阻，此时的器件工作区称为线性区，其电流一电压特性如图 2。3所示。犁夕衬底图2。3线性区的IV图2。2 NMOS处
6、于导通时的状态 特性当VGS大于Vtn且一定时，随着VDS的增加，NMOS的沟道区的形状将逐 渐的发生变化在VDS较小时，沟道区基本上是一个平行于表面的矩形，当vds 增大后，都相对于源端的电压VGS和VDS在漏端的差值逐渐减小，并且因此导致 漏端的沟道区变薄，当达到vds=vgs-vtn时，在漏端形成了 vds-vgs=vtn的临 界状态，这一点被称为沟道夹断点，器件的沟道区变成了楔形，最薄的点位于漏端, 而源端仍维持原先的沟道厚度。器件处于vds=vgs-vtn的工作点被称为临界饱和 点。其状态如图2。4所示，这时的NMOS晶体管的电流-电压特性发生弯曲， 不再保持线性关系，如图2。5所示
7、在临界饱和点之前的工作区域称为非饱和区， 显然，线性区是非饱和区中VDS很小时的一段。继续在一定的VGS条件下增加VDS，（VDsVgsVtn），在漏端的导电沟道 消失,只留下耗尽层，沟道夹断点向源端趋近。由于耗尽层电阻远大于沟道电阻，所以这种向源端的趋近实际上位移值AL很小，大于VGs-VTn的部分电压落在很 小的一段由耗尽层构成的区域内，有效沟道区内的电阻基本上维持临界时的数 值。因此，再增加源漏电压Vds，电流也不会增加，而是趋于饱和这时的工作区 称为饱和区，图2。6显示了器件处于这种状态时的沟道情况，图2.7是完整的 NMOS晶体管电流-电压特性曲线。图中的虚线是非饱和区和饱和区的分界
8、线， VgsVtn的区域为截止区。Ki图2.4 NMOS临界饱和时的状态图2.5临界饱和时的电流-电压特性图2。6 特性NMOS饱和时的状态图2。7 NMOS的电流-电压事实上，由于乩的存在，实际的沟道长度L将变短，对于L比较大的器件, L / L比较小，对器件的影响不大，但是，对于短沟道器件，这个比值将变大，将 对器件的特性产生影响器件的电流-电压特性在饱和区将不再是平直的形状，而 是将向上倾斜，也就是说，工作在饱和区的NMOS的电流将随着Vds的增加而增 加。这种在vds作用下沟道长度的变化引起输出特性变化的效应，被称为“沟道 长度调制效应” PMOS的工作原理与NMOS相类似.因为PMO
9、S是N型硅衬底，其中的多数 载流子是电子，少数载流子是空穴，源漏区的掺杂类型是P型,所以，PMOS的 工作条件是在栅上相对于源极施加的是负电压，亦即在PMOS的栅上施加的是 负电荷电子，而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层， 不考虑二氧化硅中存在的电荷的影响，衬底中感应的正电荷数量就等于PMOS 栅上的负电荷的数量。当达到强反型时,在相对于源端为负的源漏电压的作用下， 源端的正电荷空穴经过导通的P型沟道到达漏端，形成从源到漏的源漏电流。同样的，VGS越负（绝对值越大）沟道的导通电阻越小，电流的数值越大。与NMOS 一样,导通的PMOS的工作区域也分为线性区，临界饱和点和饱和
10、区。当然不论NMOS还是PMOS，当未形成反型沟道时，都处于截止区,其电压条件是VgSvVtn （NMOS）,VGSVtp（PMOS），值得注意的是，PMOS的VGS和VTP都是负值。|节PMOS的电流一电压特性曲线如图2。8所/示O以上的讨论，都有一个前提条件，即只 有当施加在栅上的电压绝对值大于器件的 阈值电压的绝对值时，器件才开始导通，在源 漏电压的作用下，才能形成源漏电流，以这 种方式工作的MOS器件被称为增强型 MOS晶体管。所以，上面介绍的是增强型 NMOS晶体管和增强型PMOS晶体管。图2。8 PMOS的电流一电压特性除了增强型MOS器件外，还有一类 MOS器件，他们在没有栅上的
11、电压作用时（VGS=0），在衬底上就已经形成了反型沟 道，在Vds的作用下，就形成源漏电流。这 样的MOS器件被称为耗尽型MOS晶体管。耗尽型MOS晶体管也分为耗尽型NMOS晶体管和耗尽型PMOS晶体管。对于耗尽型器件，由于VGS=0时就存在导电沟道，因此，要关闭沟道将施加相 对于增强型MOS晶体管的反极性电压。对耗尽型NMOS晶体管，由于在器件的 表面已经积累了较多的电子，因此，必须在栅极上施加负电压，才能将表面的电 子“赶走”对耗尽型PMOS晶体管，由于在器件的表面已经存在积累的正电荷空 穴，因此，必须在栅极上施加正电压，才能使表面导电沟道消失。使耗尽型器件 的表面沟道消失所必须施加的电压
12、，称为夹断电压Vp，显然,NMOS的夹断电压 VpNO,PMOS 的夹断电压 Vpp0。耗尽型器件的初始导电沟道的形成主要来自两个方面：栅与衬底之间的介 质二氧化硅中含有的固定电荷的感应;通过工艺的方法在器件衬底的表面形成一 层反型材料。显然，前者较后者具有不确定性，二氧化硅中的固定正电荷是在二 氧化硅形成工艺中或后期加工中引入的,通常是不希望存在的.后者是为了获得耗 尽型MOS晶体管而专门进行的工艺加工,具有可控性。综上所述，MOS晶体管具有四种基本类型：增强型NMOS晶体管，耗尽型 NMOS晶体管，增强型PMOS晶体管，耗尽型PMOS晶体管。在实际的应用中, 对数字逻辑电路，较多的使用增强
13、型器件，在模拟集成电路中，增强型和耗尽型 MOS器件都有广泛的应用。耗冬玉門：卜;寿体管这四种MOS晶体管的表示符号如图2。9所示.更强型沖疋晶体昔 址民亘：:且斗管堆强型吨晶沽管图2。9 MOS晶体管的表示符号21。2 MOS晶体管的阈值电压VT阈值电压 VT 是 MOS 晶体管的一个重要的电参数，也是在制造工艺中的重 要控制参数。vt的大小以及一致性对电路甚至集成系统的性能具有决定性的影 响。哪些因素将对 MOS 晶体管的阈值电压的数值产生影响呢?从前面的分析可知，要在衬底的上表面产生反型层，必须施加能够将表面耗 尽并且形成衬底少数载流子的积累的栅源电压，这个电压的大小与衬底的掺杂浓 度有
14、直接的关系。衬底掺杂浓度越低,多数载流子的浓度也越低，使衬底表面耗 尽和反型所需要的电压 VGS 越小。所以,衬底掺杂浓度是一个重要的参数，衬底 掺杂浓度越低，器件的阈值电压将越小，反之则阈值电压越高。第二个对器件阈值电压具有重要影响的参数是多晶硅与硅衬底的功函数差 的数值,这和栅材料性质以及衬底的掺杂类型有关。第三个影响阈值电压的因素是作为介质的二氧化硅中的电荷以及电荷的性 质。这种电荷通常是由多种原因产生的，其中的一部分带正电，一部分带负电 , 其净电荷的极性显然会对衬底表面产生电荷感应,从而影响反型层的形成,或者是 使器件耗尽，或者是阻碍反型层的形成.第四个影响阈值电压的因素是由栅氧化层
15、厚度决定的单位面积栅电容的大 小。显而易见，单位面积栅电容越大，电荷数量变化对VGs的变化越敏感，器件 的阈值电压则越小。实际的效应是,栅氧化层的厚度越薄，单位面积栅电容越大， 相应的阈值电压越低。对于一个成熟稳定的工艺和器件基本结构，对阈值电压的调整主要通过改变 衬底掺杂浓度或衬底表面掺杂浓度进行，适当的调整栅氧化层的厚度也可对阈值 电压进行调整 .2。1.3 MOS 晶体管的电流电压方程对于 MOs 晶体管的电流-电压特性的经典描述是萨氏方程。 NMOs 晶体管 的萨方程如式（2.1）式（2。3）所示。其中，式（2.1）是NMOS晶体管在非饱 和区的方程，式（2。 2）是饱和区的方程,式（2。 3）是截止区的方程。I = K 2(V V )V V 2DSN GS TN DS DSV VGS TNV VGS TNVDS V V(2。 2)GS TNV VGS TNI 二 0J DS2.3)其中， KN=K，（W）为NMOS的导电因子，K二N L N*为NMOS的本征导2tox其中，*为真空介电常数,o电因子，卩为电子迁移率，介电常数* =，noxSiO 2 o* 为二氧化硅相对介电常数， t 为栅氧化层的厚度， W 为沟道宽度， L
