《定时器NE555构成的多谐振荡器产生秒脉冲两块74LS19》由会员分享，可在线阅读，更多相关《定时器NE555构成的多谐振荡器产生秒脉冲两块74LS19（9页珍藏版）》请在金锄头文库上搜索。
1、电子课程设计报告发射器控制器系名 专业 年级 姓名 指导教师2010年 10 月 10 日目录一、课程设计目的描述及要求2二、设计总框图2三、各单元电路的设计方案及原理说明2四、元件型号芯片介绍4五、系统总体电路图6六、调试步骤和测试结果7七、总结71. 课程设计目的：设计一个采用中小规模集成电路构成的电子秒表2. 课程设计题目的描述和要求设计一个采用中小规模集成电路构成的电子秒表，具体指标如下：1准确计时，计数分辨率为 1S。2秒表由 2 位数码管显示，计时周期为 60S，显示满刻度为 59S。3. 课程设计报告内容根据设计任务要求， 电子秒表的工作原理框图如图 1 所示。主要包括三大部 分
2、：脉冲信号发生器 倒计时器 时间显示器。由定时器 NE555 构成的多谐振荡 器产生秒脉冲，两块 74LS192芯片级联成 60 进制倒计时器，计时器输出的数据 通过译码器和数码管显示出来。1） 总方框图3. 各单元电路的设计方案及原理说明3.1 秒脉冲系统所需要的秒脉冲由定时器 NE555 所构成的多谐振荡器提供，多谐振荡 器如图 11（a）所示，图中 NE555外引线排列如图 11（b）所示。其中 1 脚 是电路地 GND ；8脚是正电源端 Ucc，工作电压范围为 518V；2 脚是低触发端 TR；3 脚是输出端 OUT；4脚是主复位端 R；5 脚是控制电压端 Uc；6 脚是高触 发端 T
3、H ；7脚放电端 DISC。R1、R2和 C为定时电阻和电容， C1为电压控制端 稳定电容。在信号的输出端产生矩形脉冲，其振荡频率为f=1.44/（ R1+2R2）C 。R1GND1R2TR 2NE555OUT 3NE555C2R45Ucc6DISC7TH8Uc5 C1集成电路 5553.2 倒计时器倒计时器由两位 4 位十进制可逆同步计数器（双时钟） 74LS192、非门和或 门构成。其组成如图所示，其中 74LS192是上升沿触发， CPU 为加计数时钟输 入端； CPD为减计数时钟输入端； LD 为异步预置端，低有效； CR为异步清零 端，高有效； CO为进位输出端，当 1001后输出低
4、电平； BO 为借位输出端，当0000后输出低电平； D3D2D1D0 为数据预置端； Q3Q2Q1Q0为数据输出端。U倒3 计V时CC器初始状态为 01100000，当输入一个脉冲，计时器VC就C会减一。低位的状态 是V0C0C00时，U再4来一个脉冲， BO端就会由 10，这是高5位V的 CPD端由 01。 高位因5V得到一个上升沿，从而触发，进行减 1 运算。低位5V的状态变为 1001。当 DCD_HEX高低位的状态都为DCD0_0H0E0X 时，它们的 计 时 器 状 态 变 为 01100000 。LD 端就会接低电平，从而进行异步置数。 秒 脉 冲 再 来 就V会CC重 复 以
5、上 操 作VCCGND144154U2326774LS192DU12A74LS20D121109CLR LOADCOUPBODOWNAQABQBCQCDQD74LS04DGNDGNDVCCU11A74LS20D13514U174LS192DGNDGNDU13311510OBOCNWOPDAOLRLC1A VCC1Y 6A2A 6Y2Y 5A 3A 5Y3Y 4A GND4Y1154VC51 CABCDABCD3 2 6 79GNDR215M?|VCC5VVCC8 U14VCC4 RST OUT 3175V18R1C25M?|DIS6 THR21 2TRI3.3 时间显示器时间显示器由译码器两片
6、半导体数码管构成。此半导体数码管为带小数点（ DP）的七段数码管，分为共阴和共阳型。共阴型数码管的 COM 端接低电平， 共阳型的则接高电平。元件型号元器件清单相关芯片、元器件主要用途数量74LS192十进制可逆加减计数器274LS04非门174LS20与门1数码显示管显示数值2电阻、电容降压、分压，滤波等等电阻： 15M 1个 5M 1个 电容： 1nf1个1nf1个芯片介绍74LS192主要电特性的典型值型号fcPd74LS19232MHZ95MW74LS192的清除端是异步的。当清除端（MR ）为高电平时，不管时钟端（CPD、 CPu）状态如何，即可完成清除功能。 74LS192 的预置
7、是异步的。当置入控制端 （ TL）为低电平时，不管时钟 CP 的状态如何，输出端（ QOQ3）即可预置成 与数据输入端（ POP3）相一致的状态。74LS192的计数是同步的， 靠 CPD、CPu同时加在 4 个触发器上而实现。 在 CPD、CPu 上升沿作用下 QOQ3 同时变化，从而消除了异步计数器中出现的计 数尖峰。当进行加计数或减计数时可分别利用 CPD 或 CPu，此时另一个时钟应 为高电平。当计数上溢出时，进位输出端（ TCU）输出一个低电平脉冲，其宽度 为 CPu 低电平部分的低电平脉冲；当计数下溢出时，错位输出端（ TCD ）输出 一个低电平脉冲，其宽度为 CPD 低电平部分的
8、低电平脉冲。 当把了 CD 和了 Cu 分别连接后一级的 CPD、CPu，即可进行级联。逻辑图如图 3.1 所示。图 3.1 74LS192 逻辑图 引出端符号见表 3.2 所示。表 3.2 74LS192 引出端符号TCD错位输出端（低电平有效）TCU进位输出端（低电平有效）CPD减计数时钟输入端（上升沿有效）CPu加计数时钟输入端（上升沿有效）MR异步清除端P0P3并行数据输入端PL异步并行置入控制端（低电平有效）毫秒信号产生电路 NE555 定时器是一种电路结构简单、使用方便灵活、用途广泛的多功能电路。 利用闭合回路的反馈作用可以产生自激振荡。 TTL 电路延 迟时间短，难以控制频率。电
9、路接入 RC 回路有助于获得较低的振荡频率，由于门电 极短， 几十 获得 荡频 的，而 节。在 电路 得较 率，而路的作用时间 TTL 电路自有 纳秒，所以想 稍低一些的振 率式很困难 且频率不易调 电路中接入 RC 可以有助于获 低的振荡频 且通过改变 R，C 的数值可以很容易实现对频率的调节。 振荡电路是数字秒表的核心部分，电 容充放电的速度决定了电路的振荡频率 R 1 .R 2 .C 决定了多谐振荡器的周期， 即决定了形成的方波的频率利用闭合回路中的负反馈作用可以产生自激振荡， 利 用闭合回路中的延迟负反馈作用也能产生自激振荡， 只要负反馈作用足够强。 为 了得到频率更加准确的频率信号，
10、加入了电容和电阻。4）系统总体电路图XEH DCDNGDNNC555ML341DNGNOIRRHSITUO TSCCVFnFn?|M521R?|M52DNGC4C5V11DQDCQCBQBAQANWODOBPUDAOL OCRLCD291SL4713CCD02SL47A11CCCCCCCCDNG31D02SL4A21DNG23121XEA QB QCQDQABCDD291SL4NWODOB PUDAOLOC RLC01941DNCC4CC（5）调试的步骤和方法： 1脉冲信号发生器的安装调试 在安装元件之前， 尤其要注意元件的 8 脚接电源 1 脚接地。检查正确无误后， 加 入电源， 3 口出测
11、试点接示波器检验方波信号是否正常。2倒计时器调试注意 8 脚接地 16 脚接电源 74LS04 和 74LS20 也要接电源和地 将上述各部分电路调节器试好后，将整个系统连接起来进行通调。（6）最终的测试结果 倒计时显示从 59到 0，成功总结在调试过程中出现的问题，以及解决的方法。电路接好后数码管不亮 注意数码管 COM 口接地 确认芯片 74LS192 接 电源，数码管不跳确认 74LS192 接电源的线是否全连。总结 本次试验设计让我感受到了倒计时器的这部分知识有了比较深刻的理解， 同 时也出现了很多问题， 让我认识到实践是检验真理的唯一标准。 明明仿真时候很 顺，自己动手缺错误百出，
12、有个错误连线我检查到第三遍才检查出来。 主要原因 是我们没有经常动手设计过电路， 还有资料的查找也是一大难题， 这就要求我们 在以后的学习中， 应该注意到这一点， 更重要的是我们要学会把从书本中学到的 知识和实际的电路联系起来。 通过本次课程设计， 巩固了我们学习过的专业知识， 也使我们把理论与实践从真正意义上相结合了起来； 考验了我们借助互联网络搜 集、查阅相关文献资料，和组织材料的综合能力；从中可以自我测验，认识到自 己哪方面有欠缺、不足，以便于在日后的学习中得以改进、提高；通过使用 multisim10.0 ；让我们更好的了解了电路设计， 也了解到计算机辅助设计的智能 化。本次火箭发射器的设计与制作是在辅导老师的精心指导下和组内成员共同 交流下才得以顺利完成的，同时对工作的勤劳态度给我留下了深刻的印象。再次感谢各位老师和同学们的帮助。参考书目1 倪志莲 .单片机应用技术 M. 第2版. 北京理工大学出版社， 20032 刘常澍 .数字逻辑电路 M. 第1版. 高等教育出版社， 2005
