《数字化直流电机双闭环调速系统》由会员分享，可在线阅读，更多相关《数字化直流电机双闭环调速系统（26页珍藏版）》请在金锄头文库上搜索。
1、计算机控制系统课程设计指导书数字化直流电机双闭环调速系统计算机控制系统课程设计目 录目 录1第一章 接口芯片简介211 引言212 INTEL8088微处理器总线结构21.2.1 8088引线21.2.2 最小组态管脚说明313 系统主时钟41.4 8088存储器扩展41.5 中断控制技术及接口51.5.1 CPU中断系统51.5.2 8259中断控制器61.6 键盘及显示器接口技术71.7 并行接口825581.8 可编程定时/计数器825381.9 ADC08099第二章 数字化直流电机双闭环调速系统112.1调速系统的硬件组成及工作原理112.1.1 高分辨率数字触发器122.1.2高精
2、度数字测速器162.2 控制系统软件设计19复习题23附图251第一章 接口芯片简介11 引言电气传动系统采用微机进行数字化控制，是传动系统发展的主要方向。采用微机控制整个系统实现全数字化，可使控制系统结构简化，可靠性提高，操作及维修简便，电机稳态运行时的稳态精度可达到较高水平，同时，通过修改控制软件，可很方便地改变控制策略。本设计选用INTEL公司生产的8088CPU作主控器，整个系统包括可控硅触发及转速测量等环节，实现全数字化。系统中采用了高分辨率数字触发器和高精度数字测速装置，控制对象为直流电机，采用双环控制，内环为电流环，外环为转速环，内环和外环的控制器都由微机来实现，它按照PI控制规
3、律完成数字化的控制运算。本系统设计中主要涉及的接口电路有：中断接口8259：可接八个中断请求信号，本设计中接键盘中断请求信号、同步中断请求信号和A/D转换结束中断请求信号，地址为08H，09H。键盘显示器接口8279：地址为28H，29H。定时器/计数器8253：可用于计数和定时，地址为10H13H。并行接口8255：地址为20H23H。ADC0809接口：地址为18H1FH。存储器接口：6264、2764。6264是8KRAM芯片，地址为00000H01FFFH。2764是8KROM芯片，地址为0E000H0FFFFH。12 INTEL8088微处理器总线结构1.2.1 8088引线当把80
4、88CPU与存储器和外设构成一个计算机系统时，根据所连存储器和外设的规模，可有两种不同的组态。本设计由于存储器容量不大，片子不多，所要连的I/O端口少，因而采用最小组态即可满足设计要求。系统的地址总线可由CPU的、通过地址锁存器74LS373构成，数据总线上的数据由供给，经74LS245驱动，系统中所需的控制信号全部由8088CPU本身提供。由于采用最小组态，接电源+5V。1.2.2 最小组态管脚说明8088处在最小组态时，引脚2431的意义如下：区分是存储器访问还是访问。：存储器写或写。：CPU输出的中断响应信号，向外部输出低电平有效，表示CPU响应外部发来的INTR信号。：地址锁存允许信号
5、，高电平有效，在最小组态下用来作地址锁存器74LS373的输入信号。：数据发送接收信号，在最小组态中用来控制数据收发器74LS245的数据传送方向。当为高电平时，表示数据从CPU向外输出，即完成写操作。当为低电平时，表示数据从外部向CPU输入，即完成读操作。采用74LS245主要是增加数据总线驱动能力。：数据允许信号，低电平有效，在最小组态中如使用数据收发器74LS245时，用此信号作为它的选通信号。：可屏蔽中断请求信号，由外部输入，电平触发，高电平有效。表示外部向CPU发出中断请求。：准备就绪信号。由外部输入，电平触发，高电平有效。表示CPU访问存储器或端口时，已准备好数据。当信号无效时，要
6、求CPU插入一个或多个等待周期。（输入）、（输出）：是系统中当别的总线主设备要求占用总线时，请求CPU响应信号。：系统状态信号线。：复位信号线（输入）。复位输入引起处理器内部立即结束现行操作。这个信号必须保持有效电平至少4个时钟周期，以完成内部复位过程。当其返回低电平时，重新启动执行。：时钟输入端，与8284时钟发生器的CLK引脚相连。8088管脚见附图。13 系统主时钟在8088CPU组织的计算机系统中，专门设计了一个时钟发生器8284。它除了产生振荡，提供主时钟外，还向CPU提供准备就绪信号和系统复位信号。8284有两种产生时钟信号的办法，用引脚加以选择，可选择外接频率源输入信号或接自身的
7、晶体振荡器以形成脉冲。在本设计中接低电平，由和外接晶振以形成8088的时钟脉冲。晶振的频率为14.31818MHz，8284将晶振频率三分频，在CLK引脚上输出4.77MHz的8088系统时钟CLK88。CLK88的占空比为1/2，即高电平占1/3，低电平占2/3，时钟周期是210ns。CLK88经两分频产生PCLK（占空比为1/2），供某些外部设备使用，使用晶振时，CSYNC必须接地。1.4 8088存储器扩展本系统中，选用EPROM2764作为程序存储器，选用静态6264作为数据存储器。存储空间分为三个区域：（1） ROM区；（2） 保留区；（3） RAM区。2764、6264的地址管脚直
8、接与74LS373输出的相连，直接与8088CPU的地址管脚相连，形成片内寻址。、接到74LS138译码器的C、B、A上，输出与6264的相连，与2764的相连，地址如下：表1 存储器寻址范围CBAA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000000000000：00011111111111111110000000000000：1111111111111111存储器扩展具体连线图见附图。1.5 中断控制技术及接口1.5.1 CPU中断系统8088随着计算机技术的普及与发展，希望计算机能随时发现各种错误，出现意想不到的事件时，要
9、求计算机能及时妥善的处理，一些低速的外部设备与主机交换信息时，要求能发挥主机的高速运算的性能，中断系统正是为这些目的而设置的。设计中主要讨论与8088CPU配合工作的中断系统。8088可以处理256种不同类型的中断，每个中断都有一个类型码，分别称为类型0，类型1，类型255，以供CPU识别，然后转至相应的中断服务程序。8088中断分为外中断和内中断，外中断来自CPU外部，分为可屏蔽中断和非屏蔽中断，前者由INTR端引入，后者由NMI端引入。内中断来自CPU内部，由执行中断指令形成的。这里只讨论CPU的可屏蔽中断情况。1.5.2 8259中断控制器8259是专门为了对8086/8088系统进行中
10、断控制而设计的可编程中断控制芯片。直接应用于8088系列微型计算机系统中，单个8259能管理八级向量优先级中断 ，还可以将多个8259级连起来，构成64级优先中断管理系统，8259向8086/8088CPU提供非常重要的服务。外部中断源通过8088CPU的INTR引脚向CPU请求中断，在正常情况下，这样的中断源在一个计算机系统中不止一个，可是8088CPU只有一个INTR输入端，8259就是用来管理不同的中断源，以提供一个总的可控制信号给CPU。8259在中断系统中相当于一个“总管家”。外部设备的中断请求信号首先送给8259。即当在的中断申请输入端上有一个或多个输出端出现高电平时，8259在接
11、受这些中断申请并分辨出优先级后，向CPU发出中断请求信号INTR，8259的主要任务是接受外部的中断请求，然后根据优先级的高低和预先规定的排优规则（由8259初始化程序设置）决定哪个设备能够申请中断，由8259向CPU发出中断请求信号。若CPU处于中断允许情况下，即S时（可用STI指令使IF=1，用CLI指令清除中断允许标志位，使IF=0）。在收到INTR信号后，进入中断响应总线周期。在中断响应总线周期，CPU应向8259发出第一个脉冲作为应答，当CPU向8259发出第二个响应信号时，8259将一个字节的中断类型码N送上数据总线，CPU读取到N之后，完成乘4运算，即可从中断入口地址表中得到相应
12、的中断入口地址，从而转到中断服务程序中去执行。8259管理的八级中断的中断服务程序入口地址构成的中断向量表应存放在内存固定区域。本设计中，8088CPU可屏蔽中断INTR与8259中断请求线INT相连，中断优先级的顺序是：接同步中断，接8279中断，接ADC0809的转换结束端EDC。8259的与74LS373的脚相连，接74LS138的。8259与CPU的连线见附图。1.6 键盘及显示器接口技术在工业现场中，为使工人了解系统的工作情况，常常要有人机对话功能。它包括对系统状态的干预，参数的改变，提供运行状态及运行结果。最常见的是键盘和LED显示。在本设计中人机通讯采用了8279可编程键盘/显示
13、器接口芯片，能完成键盘输入和LED显示控制两种功能，是实现人机对话的主要部件。8279能对键盘、显示器自动扫描，能识别键盘上按键的键值。有自动消抖电路，从而可代替为处理器完成键盘和显示控制，减轻了主机CPU的负担，因此，它深受用户欢迎，得到广泛应用。本系统对键盘采用中断方式响应，键盘中断接到8259的上，8284时钟发生器产生的PCLK信号（2.385MHz）直接与8279的时钟信号CLK相连，这样可通过软件的时钟分频命令将时钟定为所需的100KHz，即分频数N=24。8279的片选信号接至74LS138译码器的上，8279的与74LS138的直接相连，当=1时为命令口，当=0时为数据口和状态
14、口。8279的扫描输出线用来扫描键盘和显示器。由经74LS138译码器提供键盘列扫描线，查询线由回送线提供，与键盘行线相连。本系统设计16个键，当某一个键闭合时，消抖电路被置位，这时等待10ms后，再校验该键是否继续闭合，如闭合，将该键的地址加SHIFT和CTRL的状态一起被送入8279内部的88FIFO RAM中，每当FIFO RAM有数据时，8279的中断请求IRQ变为高电平，由8259CPU申请中断，CPU每次从FIFO RAM读出数据时，中断请求线就下降为低电平。显示器件是5位LED数码管，采用动态显示方式，由8279的输出线，经驱动器与显示器的段码线相连，提供段选码，直接控制字型，位选线即为显示扫描线，由74LS138译码器提供。二者相互配合，使显示器呈现同时显示五个字符的稳定显示状态。8279与CPU的连线见附图。1.7 并行接口8255INTEL 8255是INTEL公司为自己的微处理器系列生产的配套的通用可编程并行I/O接口芯片。8255有两个8位并行端口，分别称为PA口和PB口，还有两个4位并行端口称为PC口。PC口高4位及低4位端口。8255的工作方
